Cтраница 4
Структурная схема программируемого таймера КР580ВИ53 показана на рис. 4.7. Таймер предназначен для получения временных задержек и связанных с ними функций. Он имеет шину данных Д, которая через буфер данных БД соединена с внутренней шиной. К последней подключены три идентичных канала КО, Kl, K2, каждый из которых содержит вычитающий 16-разрядный счетчик СЧ, регистр хранения РГХ для запоминания начального числа в счетчик, буферный регистр РГБ для записи промежуточного числа из счетчика и регистра режима РГР, в которое помещают управляющее слово. Тактирующие импульсы на входе ТИ при наличии разрешающего единичного сигнала на входе Р вызывают уменьшение содержимого счетчика от N до 0, где N - число, записанное в РГХ. При достижении нулевого состояния счетчик вырабатывает на выходе некоторый сигнал, вид которого зависит от задавшего режима. [46]
Схема СхС стирает информацию регистра поразрядного формирования кода РФК. В момент окончания каждого двоичного интервала импульс с ДДИ производит опрос соответствующей ячейки регистра РФК и заносит результат опроса в соответствующую ячейку регистра хранения кода РХК. Описанная схема обеспечивает значительное быстродействие, причем эффективность ее тем выше, чем выше разрядность кодирования. [47]
Микросхема представляет собой многофункциональный коммутатор магистралей ( активный коммутатор четырех 5-разрядных магистралей - одна информационная тетрада и контрольный разряд дополнения до четности) и предназначена для коммутации магистралей с предварительной обработкой данных: проверкой на четность и хранением принимаемой информации; маскированием с одновременным использованием до трех масок. Возможно использование ИС в качестве элемента систем дублирования и мажорирования. Вся выдавав мая информация сопровождается контрольным разрядом дополнения до четности. В состав ИС входят регистры хранения данных RGA, RGB, RGG, RGD; схемы разрешения выдачи данных на магистрали; схема выработки признаков дублирования и мажорирования особых режимов; схемы управления коммутацией данных на магистрали С и D; мультиплексоры-селекторы коммутации данных; схема сравнения и проверки на четность содержимого регистров. [48]
Во избежание потерь информации при сдвигах они делаются кольцевыми. В режиме обращения информация циркулирует по этим регистрам, как показано стрелкой. В режиме записи во входной регистр последовательно вводится ( указано стрелкой) Л - разрядное число. При считывании сначала происходит передача информации из регистров хранения в выходной, после чего из него последовательно выводится получившееся там двоичное число. [49]
Последний служит для выдачи в память микропрограмм сформированного адреса следующей микрокоманды. В коммутатор адреса код адреса может поступать с нескольких направлений. При нажатии кнопки на пульте управления сигнал от нее поступает в ШПУ, который формирует код адреса соответствующей микропрограммы. При выборке команды ее код операции заносится в регистр дешифрации команды, а при опережающей подвыборке - в регистр хранения команды. По завершению подготовительных действий начальный адрес микропрограммы данной команды, численно равный ее коду операции, подается через коммутаторы на адресные входы БОП. Начинает выбираться микропрограмма данной команды. [50]