Двоичный сумматор

Cтраница 3

При выполнении операций над числами с плавающей точкой используются двоичный сумматор См и схема СОЛО. [31]

При выполнении операций над числами с плавающей запятой используются двоичный сумматор См и схема СОЛО. [32]

Многоразрядный двоичный сумматор без переноса из старшего разряда.| Многоразрядный двоичный сумматор с циклическим переносом. [33]

Путем соединения между собой нескольких одноразрядных двоичных сумматоров получают многоразрядные двоичные сумматоры. [34]

На рис. 6.103 5 показано упрощенное условное графическое обозначение двоичного сумматора, где в левом и правом полях указаны веса входов и выходов сумматора. Так же логически равноценны входы А - к Bi ( t 1 2 3), поэтому приведенное на рис. 6.103 5 обозначение 4-разрядного сумматора более удобно в применении, чем обозначение на рис. 6.103 а. На рис. 6.103 в показано упрощенное обозначение двух одноразрядных сумматоров, выполненных на основе 4-разрядного сумматора. [35]

Дизъюнктивные члены из А, В и С. [36]

Предоставляем читателю упростить эти формулы и построить соответствующую функциональную схему двоичного сумматора на три входа. [37]

Реализация рассмотренного метода может быть обеспечена сравнением двух чисел в двоичном сумматоре. [38]

В истории компьютерной промышленности одной из наиболее тщательно проработанных микросхем является двоичный сумматор. Были реализованы тысячи проектов, и самые быстрые двоичные сумматоры очень сильно превышают по скорости самые медленные. [39]

На рис. 4.34 приведена функциональная схема десятичного сумматора Д5М, представляющего собой четырехразрядный двоичный сумматор накапливающего типа с дополнительными схемами И и ИЛИ, формирующими импульс переноса в старший разряд десятичного числа и корректирующие коды, необходимые для получения действительных значений суммы. [40]

Синтез последовательного двоичного сумматора. [41]

В соответствии с этим словесным описанием синхронный автомат, выполняющий функции двоичного сумматора, должен иметь два входа, на которые подаются си гналы ( двоичные разряды) х и у, один выход г и один элемент памяти ( триггер) Q для запоминания переноса в следующий разряд. [42]

На рис. 6.7 представлена функциональная схема / - го разряда первой ступени двоичного сумматора. В ЕС-2050 сумматор реализуется на полупроводниковых интегральных элементах 137 серии. В схемах на элементах такого типа коду / ставится в соответствие низкий уровень потенциала. [43]

Из сказанного ясно, что операция над положительными двоичными числами, выполняемая многоразрядным двоичным сумматором, не имеющим переноса из старшего разряда, совпадает с обычным сложением, если количество разрядов сумматора не меньше, чем количество разрядов получаемой суммы. Если же количество разрядов сумматора недостаточно, то результат, выдаваемый сумматором, меньше суммы на величину теряемого переноса из старшего разряда. [44]

Синтез элементарного преобразователя двоичного кода в двоично-десятичный код с четырьмя входами и четырьмя выходами.| Схема элементарного преобразователя двоичного кода в двоично-десятичный код с четырьмя входами и четырьмя выходами, выполненная на четырехразрядных сумматорах. [45]

Страницы: 1 2 3 4