Двоичный сумматор

Cтраница 4

И-НЕ ( ИЛИ-НЕ), то следует рассмотреть синтез преобразователя (1.17) на двоичных сумматорах и мультиплексорах. Действительно, при Р Q второй двоичный сумматор вычисляет сумму ( X 11) 5 16 - f - X. [46]

Временна я диаграмма работы блока управления. [47]

В качестве лабораторного стенда используют установку УМ - 12, предназначенную для изучения работы двоичных сумматоров на примере операции арифметического сложения двух чисел в прямом коде. [48]

Деление сводится к выполнению других арифметических операций, и, следовательно, с помощью двоичного сумматора можно выполнить любые вычисления. Дополнив сумматор элементами, выполняющими основные логические операции над содержимым каждого разряда операндов, получают арифметическо-логическое устройство ( АЛУ), обеспечивающее выполнение любых преобразований двоичных слов по заданной программе. [49]

Как уже отмечалось ранее, при сложении чисел, заданных в двоичном коде, применяют двоичный сумматор на определенное число п разрядов, включающий п - 1 одноразрядных сумматоров. Схема одноразрядного сумматора может быть собрана на пяти стандартных элементах ИЛИ-НЕ-ИЛИ. Однако струйная техника, открывающая большие возможности для создания новых типов многофункциональных элементов, позволила реализовать схему суммирования значительно проще. На два входа У и У2 подается код суммируемых чисел, на выходе В получается код суммы, на выходе В2 - код переноса. Действительно, поданная только на вход У2 струя направляется в выхлопной канал В. Тоже самое происходит и при подаче сигнала на вход УЬ когда струя, обтекая вогнутую криволинейную стенку, направляется в выходной канал BI. [50]

Данная совокупность разрядов может рассматриваться как два 20-разрядных двоичных числа, для суммирования которых необходим 20-разрядный двоичный сумматор или ALU-20. Предпочтительнее использовать быстродействующее ALU-20 с параллельным переносом, так как эта ( последняя) ступень конвейера является наименее быстродействующей из-за переносов между 4-разрядными секциями АЛУ или сумматоров. [51]

При использовании двоично-десятичного кодирования сложение десятичных цифр обычно заменяется сложением соответствующих двоичных кодовых комбинаций на четырехразрядном двоичном сумматоре, выполняемым по правилам двоичного сложения. При этом двоичная сумма кодовых комбинаций слагаемых не всегда совпадает с кодом суммы десятичных цифр в данной системе кодирования. [52]

Число разрядов частичных произведений. [53]

Из табл. 6.28 видно, что даже два частичных произведения не могут быть просуммированы с помощью 12-разрядного двоичного сумматора. [54]

БИС - цифровой дифференциальный анализатор с переменной разрядностью. [55]

Еще одним примером серийно выпускаемой биполярной БИС яв ляется схема 5N7483N фирмы Texas, выполняющая функции 4-разрядного двоичного сумматора. Схема выполнена на TTL-элементах и со держит 172 компонента в одном кристалле. Выполнение аналогичного 4-разрядного сумматора на T-TTL элементах потребует 148 компонен тов в кристалле. [56]

В работе сумматора этого типа имеются особенности в формировании переноса и суммы, отличающие его от работы двоичного сумматора. [57]

Назначением команды ДЕСЯТИЧНАЯ КОРРЕКЦИЯ является введение поправки в результат сложения двух двоично-десятичных чисел, полученный с помощью двоичного сумматора. Эта команда не может быть использована для коррекции результата вычитания, выполненного над двоично-десятичными числами как над простыми двоичными числами. Она применяется для внесения поправок только в результаты выполнения двоичного сложения. [58]

Страницы: 1 2 3 4