Десятичный сумматор
Cтраница 1
 |
Схема фазирования импульсов. [1] |
Десятичные сумматоры могут быть как комбинационного, так и накапливающего типов. [2]
Десятичные сумматоры применяются в тех случаях, когда числа X и У представлены в десятичной системе счисления и нежелательно вводить преобразование десятичных чисел в двоичные. [3]
Десятичные сумматоры применяются в тех случаях, когда числа X и Y представлены в десятичной системе счисления двоично-десятичным кодом 8 - 4 - 2 - 1 и требуется представлять сумму S в этом же коде. [4]
 |
Функциональная схема одного разряда ДСМ. [5] |
Двухвходовой десятичный сумматор ДСМ, г - й разряд которого представлен на рис. 6.11, имеет цепи параллельного распространения переносов. [6]
 |
Подожительвые и отрицательные значения суммы цриращений. [7] |
Для десятичного сумматора алгебраическая сумма приращений 2Д - У должна быть представлена в десятичном коде, принятом для сумматора. [8]
При построении соответствующего десятичного сумматора одной из главных проблем является формирование и занесение десятичного переноса. Так как сигнал переноса в соседний старший разряд десятичного числа должен возникать при сумме, не меньшей 10, то обычное правило фиксации переноса не может быть использовано в этом случае. [9]
Выпускаемые в интегральном исполнении десятичные сумматоры и преобразователи десятичного числа в дополнение до 9 строятся по описанным выше методам. [10]
Операнды X и Y поступают в десятичный сумматор SM из регистров РгХ и РгУ байтами последовательно один за другим. [11]
На рис. 4.34 приведена функциональная схема десятичного сумматора Д5М, представляющего собой четырехразрядный двоичный сумматор накапливающего типа с дополнительными схемами И и ИЛИ, формирующими импульс переноса в старший разряд десятичного числа и корректирующие коды, необходимые для получения действительных значений суммы. [12]
 |
АЛУ с накапливающим сумматором.| Состав операционной части АЛУ процессора ЕС-1050. [13] |
Для действий над десятичными числами в блоке имеется 8-разрядный десятичный сумматор. [14]
Суммирование приращений Д с кодом числа в регистре у производится с помощью десятичного сумматора 2з - Схема ввода Дну. В этом случае 1 добавляется непосредственно в десятичный разряд единиц сумматора, величина - 1 прибавляется в виде дополнительного десятичного кода единицы. Описанная схема десятичного ЦДА может быть осуществлена также; более быстродействующим запоминающим устройством, например с применением сравнительно дешевых магнитострикционных линий задержки с частотой следования импульсов 0 5 Мгц. В этом случае каждая из дорожек магнитного барабана заменяется отдельной линией. К частоте работы десятичного сумматора и других элементов предъявляются более высокие требования. [15]
Страницы: 1 2 3 4