Десятичный сумматор

Cтраница 2

Соединяя входные и выходные цепи переноса у нескольких одноразрядных десятичных сумматоров, можно строить многоразрядные десятичные сумматоры. [16]

Соединяя входные - л выходные цепи переноса у нескольких одноразрядных десятичных сумматоров, можно строить многоразрядные десятичные сумматоры. [17]

Машины, которые оперируют с числами, представленными в десятичной системе счисления, содержат в своем составе десятичные сумматоры. Подобно двоичному сумматору, построенному на одноразрядных сумматорах ( СМ), десятичный сумматор на полное число разрядов строится на одноразрядных десятичных сумматорах ( СМД), которые обеспечивают сложение двух разрядов слагаемых, подсуммирование единицы переноса из соседнего младшего разряда и передачу единицы переноса в соседний старший десятичный разряд. На входы Аг - Л4 поступает двоичный код одной, а на входы В - S4 код другой десятичной цифры слагаемых. На вход Я поступает перенос с соседнего младшего десятичного разряда. [18]

Машины, которые оперируют с числами, представленными в десятичной системе счисления, содержат в своем составе десятичные сумматоры. [19]

Условное обозначение одноразрядного комбинационного десятичного сумматора. [20]

Машины, которые оперируют с числами, представленными в десятичной системе счисления, содержат в своем составе десятичные сумматоры. Подобно двоичному сумматору, построенному на одноразрядных сумматорах, десятичный сумматор на полное число разрядов строится на одноразрядных десятичных сумматорах ( СМД), которые обеспечивают сложение двух разрядов слагаемых, подсум-мирование единицы переноса из соседнего младшего разряда и передачу единицы переноса в соседний старший десятичный разряд. На входы А-AJ поступает двоичный код одной, а на входы Bi - B4 - код другой десятичной цифры слагаемых. На вход Р поступает перенос с соседнего младшего десятичного разряда. На выходах Si-54 вырабатывается код десятичной цифры суммы данного разряда, а на выходе Р - перенос в соседний старший десятичный разряд. [21]

Двоичный сумматор осуществляет суммирование двоичных чисел определенной разрядности. Десятичный сумматор осуществляет суммирование чисел, представленных в десятичной системе счисления. [22]

Одноразрядные десятичные сумматоры, так же как и двоичные, могут быть комбинационного и накапливающего типа. Десятичные сумматоры комбинационного типа строятся из двоичных комбинационных сумматоров и отдельных логических схем. Десятичные сумматоры накапливающего типа строятся на основе двоичных счетчиков, охваченных обратными связями. [23]

Для построения многоразрядных двоичных сумматоров, как было показано выше, необходимы одноразрядные двоичные сумматоры. Аналогично этому, многоразрядные десятичные сумматоры строятся с использованием одноразрядных десятичных сумматоров. Последние выполняют операцию суммирования десятичных цифр a hi и переноса pt, поступающих в разряд, и формируют на выходах десятичную цифру суммы st и перенос р, 1 для передачи в следующий десятичный разряд. [24]

Одноразрядные схемы сравнения. [25]

Для сложения многоразрядных десятичных чисел могут быть использованы как параллельные, так и последовательные сумматоры. В том и другом случае схемы десятичных сумматоров выполняют функции, аналогичные функциям двоичных сумматоров в многоразрядных схемах. [26]

Матричный десятичный сумматор. [27]

С учетом вышеизложенного легко построить схемы одноразрядных десятичных сумматоров. Для кода с весами 8 4 2 1 десятичный сумматор представлен на рис. 119, а. Здесь левый ряд сумматоров реализует первый этап сложения. [28]

Состав операционной части АЛУ процессора. [29]

В блоке БАЦ производится только побайтовая обработка операндов. Для действий над десятичными числами в блоке имеется 8-разрядный десятичный сумматор. Кроме того, для логических операций над полями переменной длины предусмотрен 8-разрядный логический коммутатор. [30]

Страницы: 1 2 3 4