Десятичный сумматор

Cтраница 3

Описанная схема двоично-десятичного сумматора содержит восемь полусумматоров, три полных трехходовых одноразрядных сумматора, два инвертора и одну схему совпадений И на пять входов для убыстрения переноса. Объем электронного оборудования получается большим, чем для десятичного сумматора по коду 5211 ( см. гл. [31]

Машины, которые оперируют с числами, представленными в десятичной системе счисления, содержат в своем составе десятичные сумматоры. Подобно двоичному сумматору, построенному на одноразрядных сумматорах, десятичный сумматор на полное число разрядов строится на одноразрядных десятичных сумматорах ( СМД), которые обеспечивают сложение двух разрядов слагаемых, подсум-мирование единицы переноса из соседнего младшего разряда и передачу единицы переноса в соседний старший десятичный разряд. На входы А-AJ поступает двоичный код одной, а на входы Bi - B4 - код другой десятичной цифры слагаемых. На вход Р поступает перенос с соседнего младшего десятичного разряда. На выходах Si-54 вырабатывается код десятичной цифры суммы данного разряда, а на выходе Р - перенос в соседний старший десятичный разряд. [32]

Величина и знак перемещений электрода-инструмента улавливается с помощью фотоэлектрического датчика, состоящего из диска, осветителя и фотодиодов. Сигнал подается на счетное устройство, которое состоит из трех кольцевых десятичных сумматоров с формирователями импульсов, отсчитывающих соответственно десятые доли миллиметра, миллиметры и десятки миллиметров. [33]

Машины, которые оперируют с числами, представленными в десятичной системе счисления, содержат в своем составе десятичные сумматоры. Подобно двоичному сумматору, построенному на одноразрядных сумматорах ( СМ), десятичный сумматор на полное число разрядов строится на одноразрядных десятичных сумматорах ( СМД), которые обеспечивают сложение двух разрядов слагаемых, подсуммирование единицы переноса из соседнего младшего разряда и передачу единицы переноса в соседний старший десятичный разряд. На входы Аг - Л4 поступает двоичный код одной, а на входы В - S4 код другой десятичной цифры слагаемых. На вход Я поступает перенос с соседнего младшего десятичного разряда. [34]

Задача построения десятичного одноразрядного сумматора ( точнее двоично-десятичного) в принципе может решаться так же, как и задача построения двоичного сумматора. Однако если в случае двоичного сумматора требовалось реализовать 2 функции от трех двузначных переменных, то в случае десятичного сумматора необходимо реализовать 5 функций от 9 двузначных переменных - по 4 переменных для каждой десятичной цифры и одна переменная - перенос из младшего разряда. [35]

Исключая схемы контроля и цепи управляющих сигналов, структурная схема АЛУ процессора ЕС-2050 может быть изображена, как показано в нижней части рис. 6.3. Основой операционной части являются сумматоры ( двоичный СМ и десятичный ДСМ) и логический коммутатор Л К в блоках арифметического сумматора БАС и цифровой десятичной арифметики БАЦ. В этих блоках имеется ряд регистров, из которых на схеме показаны: регистры результатов РР и РРБ, а в блоке БАЦ - еще два 64-разрядных входных регистра данных РВД1 и РВД2, два 8-разрядных входных регистра десятичного сумматора и логического коммутатора РСМ1 и РСМ2 и регистр десятичной коррекции РСМК. [36]

Одноразрядные десятичные сумматоры, так же как и двоичные, могут быть комбинационного и накапливающего типа. Десятичные сумматоры комбинационного типа строятся из двоичных комбинационных сумматоров и отдельных логических схем. Десятичные сумматоры накапливающего типа строятся на основе двоичных счетчиков, охваченных обратными связями. [37]

В первых, выбранных в начале операции, двойных словах правые границы операндов могут оказаться в любых байтах. Поэтому адреса младших байт операндов, как и длины самих операндов, указываются специальными числами. Наличие такой информации и однобвйтового десятичного сумматора исключает необходимость предварительного сдвига операндов для целей их выравнивания по правым границам. Требуемые очередные байты операндов выбираются в РСМ1 и РСМ2 из двойных слов, находящихся в РВД1 и РВД2, с помощью счетчиков адресов байтов. Результат сложения байтов в десятичном сумматоре из РРБ заносится в РВД1 по адресу, по которому был выбран в РСМ1 байт 1-го операнда. [38]

Такие схемы могут быть построены с помощью формальных методов теории многозначных переключательных функций. На рис. 120 приведена схема матричного десятичного сумматора, построенная без учета сигналов переноса из младшего десятичного разряда. [39]

Особенность кодов 2421 и 8421 3 в том, что кодирование любой десятичной цифры и дополнительной к ней цифры до 9 осуществляется взаимно дополняющими тетрадами. Эта особенность дает простой способ получения дополнения до 9 путем инвертирования двоичных цифр тетрады. Такие коды удобно использовать для организации операции вычитания при построении десятичных сумматоров. [40]

При этом десятичные цифры пересчетной схемы изображаются кодом 5211, положенным в основу десятичного сумматора. Значения же десятичных чисел соответствуют указанным в приведенной выше таблице. Каждая из групп вентилей открывается по кодовому импульсу, записанному в первом ( Pi) десятичном разряде регистра у. Кодовый импульс запоминается одним из четырех динамических триггеров ДТг-ДТ ( фиг. [41]

А У с плавающей запятой. [42]

С целью реализации операций десятичной арифметики Л У ЦВМ Минск-32 содержит 9 микросумматоров - тетрад из двоичных одноразрядных сумматоров. Это разбиение на 9 микросумматоров используется для организации частично-группового переноса при выполнении двоичных операций. В зависимости от режима работы микросумматоры коммутируются либо в 36-разрядный двоичный сумматор, либо в 9-разрядный десятичный сумматор. [43]

При тернарной системе требуется вдвое большее число дорожек A S, чем для двоичной системы. Выбранные коды переполнений из линий A S через вентиль Ву, который закрыт для первых двух разрядных импульсов Рт. Pz, поступают на вход пересчетной схемы, где образуется десятичная цифра для 2 У - Эта десятичная цифра в зависимости от знака 2 А У преобразуется в десятичный код для десятичного сумматора по схеме, описанной ниже ( см. гл. [44]

Суммирование приращений Д с кодом числа в регистре у производится с помощью десятичного сумматора 2з - Схема ввода Дну. В этом случае 1 добавляется непосредственно в десятичный разряд единиц сумматора, величина - 1 прибавляется в виде дополнительного десятичного кода единицы. Описанная схема десятичного ЦДА может быть осуществлена также; более быстродействующим запоминающим устройством, например с применением сравнительно дешевых магнитострикционных линий задержки с частотой следования импульсов 0 5 Мгц. В этом случае каждая из дорожек магнитного барабана заменяется отдельной линией. К частоте работы десятичного сумматора и других элементов предъявляются более высокие требования. [45]

Страницы: 1 2 3 4