Комбинационная логическая схема

Cтраница 1

Комбинационные логические схемы предназначены для выполнения определенных логических операций в устройствах вычислительной техники и дискретной автоматики и могут быть реализованы из базовых логических элементов. Эти схемы также выпускаются в виде специализированных ИМС и их особенностью является отсутствие памяти. В этом случае выходная логическая функция определяется лишь комбинацией входных переменных, поступающих на входы схемы в данный момент времени, и не зависит от их комбинации в предшествующее время. [1]

Условное графическое обозначение трехразрядного полного двоичного дешифратора.| Функциональная схема. [2]

Комбинационную логическую схему, подключающую под действием кода единственный вход к одному из нескольких выходов ( т.е. выполняющую функцию, обратную мультиплексору), называют демультиплек-сором. [3]

Условное графическое обозначение трехразрядного полного двоичного дешифратора.| Функциональная схема. [4]

Комбинационную логическую схему, выполняющую сложение двоичных чисел, называют сумматором. [5]

Комбинационными логическими схемами ( КЛС) называют такие цифровые ИС, у которых значения выходных сигналов определяются только значением входных сигналов в данный момент времени и не зависят от предыдущего состояния выходных сигналов. КЛС не имеют внутренних обратных связей. Все КЛС по существу являются преобразователями кодов по определенному закону. Эти законы определяются разработчиком в зависимости от задач применения. На практике были выделены типовые законы, им даны названия, и каждый тип КЛС реализован на уровне ИС малой или средней степени интеграции. [6]

Схема линейного дешифратора. [7]

Простейшей комбинационной логической схемой с памятью является триггер. [8]

Построение комбинационных логических схем на основании булевых функций, представленных в виде первой или второй стандартных форм, как они получаются при переходе от таблиц к формулам, в большинстве случаев нецелесообразно. Переходу к логической схеме должно предшествовать упрощение структурных формул с целью приведения их к такому виду, при котором соответствующая им схема более полно удовлетворяла бы требованиям, предъявляемым к ней. В первую очередь, как уже отмечалось, стремятся в результате упрощения получить минимальное количество логических элементов в схеме. [9]

Реализация комбинационной логической схемы на основе алгебраической формы записи логической функции интерпретируется оператором присваивания, в правой части которого записывается эквивалентное логическое выражение. Однако следует обратить внимание на ряд особенностей интерпретации, связанных с взаимной синхронизацией операторов. [10]

Математической моделью комбинационной логической схемы является логическая функция. [11]

Полный сумматор представляет собой комбинационную логическую схему. [12]

Типичная блок-схема дешифратора. [13]

Дешифраторы, подобно шифраторам, являются комбинационными логическими схемами с несколькими входами и выходами. Большинство дешифраторов содержит от 20 до 50 логических элементов. В большинстве случаев шифраторы и дешифраторы выполняются в корпусах ИС раздельно. [14]

Изготовители ИС облегчили решение многих задач построения комбинационных логических схем, создав так называемые селекторы данных, применение которых часто позволяет решить сложную логическую задачу с помощью всего лишь одной ИС. Селектор данных состоит из довольно большого количества логических элементов, размещенных в общем стандартном корпусе ИС. [15]

Страницы: 1 2 3 4 5