Cтраница 2
Все же нам представляется, что описание комбинационных логических схем с использованием обычных логических выражений и присвоений выпщдИТ более естественно и наглядно. Правда, разработчики языка утверждаю1 что представление логических преобразований с использованием ПРими гивов позволяет уменьшить время моделирования. [16]
При использовании жесткой логики УА строится из разрозненных комбинационных логических схем и элементов памяти, так что изменение закона функционирования автомата возможно только путем переделки его схемы. [17]
Для преобразования информации в ЭВМ используются цифровые автоматы и комбинационные логические схемы. [18]
![]() |
Список определенных в AHDL двуместных и одноместных булевских операций. [19] |
Переменная, специфицированная как node, обычно является выходом комбинационной логической схемы ( например одной или нескольких макроячеек), функция которой задается оператором присваивания значения этой переменной в логической секции. Переменная, специфицированная как tri state node, представляет шину, к которой можно подключать компоненты, допускающие высокоимпедансное состояние на выходе. Переменные, специфицированные как примитивы или вхождения подпроектов, отражают встраиваемые модули как поставляемые с системой проектирования, так и создаваемые проектировщиком, причем способ их соединения определяется в логической секции. [20]
Таблицы истинности оказывают неоценимую помощь при проверке и ремонте комбинационных логических схем, поскольку они полностью характеризуют нормальные режимы работы этих схем. [21]
При использовании БИЛС ПЗУ и БИЛС ПЛМ для реализации комбинационных логических схем не только значительно упрощается проектирование, но и исключаются осложнения, связанные с шумами и расфазиров-кой тактирующих сигналов, повышается однородность логических блоков, стандартизируется контрольно-измерительное оборудование и упрощается проведение испытаний. [22]
Одним из способов диагностирования КС является дублирование: используются две идентичные комбинационные логические схемы с параллельными входами и выходами, сигналы с которых поступают на схему сравнения. Такой способ применим для любой КС. [23]
![]() |
Схема контроля комбинационной логической схемы дубли.| Схема контроля комбинационной логической схемы методом восстановления входов. [24] |
В соответствии с этим имеется несколько способов построения схем контроля для комбинационных логических схем. Одним из таких способов является дублирование. При этом используются две идентичные комбинационные логические схемы с параллельными входами, выходы которых поступают на схему сравнения. [25]
![]() |
Структурная схема обнаружения ошибок в работе комбинационных логических схем. [26] |
На рис. 5 - 24 приведена наиболее общая структурная схема обнаружения ошибок комбинационных логических схем. [27]
Преобразование информации в ЭВМ осуществляется логическими схемами двух типов: цифровыми автоматами и комбинационными логическими схемами. [28]
Другие доступные аналитику функции управления измерениями осуществлялись при помощи детекторов последовательности, компараторов, комбинационных логических схем, схем синхронизации, соединения счетчиков и других средств управления. Всеми этими средствами, так же как и входными сигналами, идущими от исследуемой системы, путями данных и выводом, можно было управлять при помощи сменной коммутационной панели, что позволяло различным пользователям быстро устанавливать набор необходимых функций. Можно было также подсоединять к устройству ленту самописца, что давало возможность аналитику сразу же получать данные измерений, правда грубые. [29]
В общем виде вычислительное устройство для обработки цифровой информации состоит из ряда электронных регистров для временного хранения кодов, комбинационных логических схем, через которые проходят коды при передаче их из одного регистра в другой, и электронных управляющих схем, определяющих время передачи и характер преобразования информации комбинационными схемами. При проектировании вычислительных устройств из дискретных деталей или даже из отдельных интегральных элементов стремятся минимизировать количество компонентов в схеме. [30]