16-разрядный адрес

Cтраница 1

Наличие 16-разрядного адреса обеспечивает обращение к 21в - 1 ячейкам ОЗУ ( 64К слов) или при использовании признака команды, - к 256 внешним устройствам. [1]

Распределение памяти листами. [2]

Система с 16-разрядным адресом может иметь 64 листа по 1024 слов в каждом. [3]

На рис. 1.8 приведено отображение 16-разрядного адреса памяти в 18-разрядный адрес ОШ. [4]

В микропроцессоре COSMAC обеспечивается мультиплексированная передача 16-разрядного адреса. По сигналу стро-бирующего импульса сначала выводятся восемь старших разрядов и запоминаются в 8-разрядном фиксаторе. Восемь младших разрядов выводятся в течение оставшегося времени командного цикла. Поскольку память содержит 4096 ( 212) байт, то для ее адресации достаточно 12 младших разрядов адреса. [5]

Для упрощения организации и убыстрения операций с 16-разрядными адресами и операндами в систему команд введены команды 2-байтных ( тандемных) передач, арифметических и других операций, в которых некоторые пары регистров адресуются как один регистр, а их содержимое рассматривается как одно 16-разрядное слово, передаваемое по шине данных тандемом - последовательно байт за байтом. В 8-разрядном АЛУ арифметические операции над 16-разрядными числами выполняются двумя командами: первая задает операцию над младшими, а вторая - над старшими байтами. Эти вторые команды - специфические, они задают операцию сложения ( вычитания) байт, в которых участвует перенос ( заем), полученный в операции с младшими байтами и запомненный в триггере переноса. Имеется также несколько команд, непосредственно обрабатывающих 16-разрядные числа. [6]

Два байта, следующих за командой, указывают полный 16-разрядный адрес ячейки памяти, содержимое которой необходимо загрузить в аккумулятор А. [7]

Автоинкрементная адресация. [8]

ЭВМ 6809 и Н6809 имеют 16-разрядные индексные регистры и 16-разрядные адреса, а ЭВМ 68000 - 32-разрядные регистры и 32-разрядные адреса. [9]

Первый блок включает 2 буфера для приема от ЦП 16-разрядного адреса ячейки ОЗУ, счетчик / регистр адресов регенерации, 2 мультиплексора, осуществляющих выдачу на выходы младших и старших адресов или адресов строк регенерации в правильной последовательности в сопровождении стробов. Второй блок включает буфер для приема сигналов адресации, записи / считывания от ЦП, триггер для запоминания запроса на регенерацию от внешних источников, счетчик-таймер, обеспечивающий необходимые запросы на регенерацию, арбитр, разрешающий конфликты между запросами на регенерацию и к памяти, схему для привязки входных сигналов к фронтам тактового генератора, генератор синхротактов и логическую схему, обеспечивающую формирование сигналов управления элементами ОЗУ и квитирующих сигналов. [10]

Содержимое памяти после выполнения операций записи в стек и считывания из стека. [11]

Примечания, data - 16-разрядное значение данных; addr - 16-разрядный адрес па - мяти; offset - 8-разрядное целое число со знаком; г - регистр X или SP ( если rSP, то к коду операции прибавляется 1); MEMW [ n ] - слово памяти по адресу n, n должно быть четным; TOS - слово в верхушке стека; SOS - второе слово стека, считая от вер - хушки. [12]

При работе с СМ-3 или с GM-4 без диспетчера памяти 16-разрядные адреса памяти ( за исключением адресов старших 4 Кслов) отображаются в 18-разрядные адреса ОШ путем аппаратного добавления к 16-разрядным адресам памяти двух дополнительных разрядов, содержащих нули. [13]

Структурная схема КР580ВТ57. [14]

Они являются трехстабильными выходами и устанавливают разряды 0 - 3 16-разрядного адреса памяти, генерируемого микросхемой во время всех циклов ПД. [15]

Страницы: 1 2 3 4