16-разрядный адрес

Cтраница 3

Из набора РАС, соответствующего режиму работы процессора ( системный или пользовательский), выбирается регистр адреса страницы, номер которого задан в разрядах 13 - 15 виртуального 16-разрядного адреса. [31]

При работе с СМ-3 или с GM-4 без диспетчера памяти 16-разрядные адреса памяти ( за исключением адресов старших 4 Кслов) отображаются в 18-разрядные адреса ОШ путем аппаратного добавления к 16-разрядным адресам памяти двух дополнительных разрядов, содержащих нули. [32]

Пример использования команды XLAT. [33]

Команды LDS и LES используются, в основном, при обращении к данным, находящимся вне текущих сегментов DS или ES, так, что возникает необходимость изменить базовый адрес сегмента. Пара 16-разрядных адресов - база сегмента и смещение в сегменте, называемая указателем, предварительно загружается в память. Значение смещения содержится в двух первых байтах указателя, а базовый адрес сегмента - в третьем и четвертом байтах. По команде LDS ( или LES) происходит обращение к указателю и осуществляется загрузка регистра DS ( или ES) базовым адресом, а смещение пересылается в регистр, указанный полем reg постбайта команды. [34]

Основная память МП ВМ80 рассматривается как линейный массив, состоящий из 64К байт. Формируемый микропроцессором 16-разрядный адрес дает ему возможность адресовать любой байт памяти. Слова в памяти хранятся в двух соседних байтах. В байте с младшим адресом хранится младшая половина слова, а в байте со следующим адресом - старшая. Адресом слова служит адрес его младшего байта. [35]

Для расширения адресного прсстранства до 2048 кслсв в комплексе имеется диспетчер памяти, входящий в процессор. Диспетчер памяти преобразует 16-разрядный адрес программы ( виртуальный адрес) в физический, поступающий на адресные линии памяти и интерфейса ОШ. Имеется три вида преобразования адреса: 16 -, 18 -, 22-разрядное. [36]

Обобщенная структурная схема управляющей микро - ЭВМ. [37]

В первом случае применяется 8-разрядный адрес и специальные команды впода-зывода информации, реализуемые так же, как при обращении к памяти. Во втором случае используются 16-разрядные адреса. [38]

Число линий в шине адреса определяется числом разрядов в адресе памяти. Большинство микро - ЭВМ имеют 16-разрядные адреса. [39]

По команде LEA извлекается не сам операнд, а его исполнительный адрес ЕА. Действие команды состоит в передаче вычисленного 16-разрядного адреса операнда в 16-разрядный регистр, код которого указан в поле reg. Использование команды LEA удобно при составлении подпрограмм, работающих с параметрами. В этом случае перед вызовом подпрограммы выделенный регистр загружается адресом переменной, которая предварительно записана в память в качестве параметра. Например, подпрограмма оперирует с параметром, адрес которого содержится в РОН ВХ. [40]

На рис. 5.1, а показана память емкостью 216 байт. Каждый байт такой памяти однозначно определяется с помощью 16-разрядного адреса. [41]

Таким образом, объем памяти, определяг емый 16-разрядным адресом, составляет 21664 Кбайт или 32 К слов. В процессоре СМ-4П с помощью диспетчера памяти, отсутствующего в процессоре СМ-ЗП, объем памяти может быть увеличен до 128 К слов. [42]

Например, мультиплексная адресная шина может иметь восемь сигнальных линий для передачи 16-разрядного адреса. Инфомация в данном случае передается последовательно, то есть с уплотнением во времени, и при этом вводятся дополнительные линии для управляющих сигналов, которые обеспечивают упорядочение передачи. [43]

Помимо этих двух тактов, затраченных на исполнение команды, несколько тактов тратится на выборку команды и перенос ее в МП. При установке счетчика команд в новое положение через Б А на МА поступает 16-разрядный адрес ячейки памяти, где хранится очередная команда. Команда из ЗУ поступает на МД и через БД проходит в регистр команд РК, который хранит ее до полного выполнения. С выхода РК код команды поступает на УУ, которое вырабатывает команды yt и хи управляющие исполнением команды. Как указано в § 4.12, команды в восьмиразрядном процессоре имеют длину до 3 байтов. Для их передачи по МД при этом требуется три такта. Таким образом, УУ осуществляет последовательный ( многотактный) принцип работы МП, чередующий этапы выборки команды и ее исполнения. Во-вторых, установлено, что быстродействие МП уменьшается при увеличении формата команды, так как при этом растет время на передачу команды из ЗУ в МП. [44]

Основные функциональные блоки процессора М212. [45]

Страницы: 1 2 3 4