16-разрядный адрес

Cтраница 4

Для работы в составе более мощных систем, содержащих внешние ЗУПВ и ППЗУ емкостью до 64К байт, предусмотрен интерфейс внешней памяти. Из 68 контактов корпуса 16 используются для мультиплексных передач содержимого 8-разрядного тракта данных и 16-разрядного адреса. Интерфейс обеспечивает простое подсоединение быстродействующего статического ЗУПВ с байтовым форматом слов и максимальной скоростью пересылки 8 Мбайт / с. Наличие сигнала Ожидание позволяет применять более медленные запоминающие устройства. [46]

Схема микроЭВМ на базе [ IMAGE ] Набор регистров ВМ86 ВМ86. [47]

Схема микроЭВМ на основе данного МП приведена на рис. 6.1. Она содержит 20-разрядную шину ADR физического адреса, 16-разрядную шину DAT данных и шину управления. В системе используется 1 Мбайт физической памяти и изолированная от нее подсистема ВВ с 16-разрядными адресами портов ВВ. Обмен информацией осуществляется как словами, так и байтами. [48]

Интерфейс И41 предназначен для построения сосредоточенных многопроцессорных модульных систем обработки данных, микропроцессорных комплексов, микроЭВМ, ПЭВМ, обеспечивает программный обмен данными одного или нескольких процессоров с памятью и с контроллерами ввода-вывода, ПДП и генерацию прерываний. Интерфейс использует два независимых адресных пространства ( памяти и ввсда-вывода) и обеспечивает прямую адресацию до 16 Мбайт памяти с использованием 24-разрядного адреса и до 64 Кбайт ПВВ с использованием 16-разрядного адреса. В циклах обращения к памяти и в циклах ввода-вывода возможны передачи 8 - и 16-разрядных данных. Задатчики с байтовой организацией используют 16 адресных линий для адресации памяти и 8 - для выборки ПВВ, адресуя 64 Кбайт памяти и 256 ПВВ. [49]

РЗПР РОЗПР для последующего считывания устанавливает в состояние ныбора РЗПР. Возможные варианты адресов младшего байта в зависимости от номера запроса и формата показаны в табл. 3.30. Следующая команда после СКИ 1 ( признак 101) воспринимается как команда СКИ2, в которой указываются старшие разряды ( А / 5 - А8) 16-разрядного адреса подпрограммы обслуживания. [50]

Сегментные регистры соответствуют четырем сегментам памяти: данных - DS, стека - SS, кода - CS и промежуточных данных - ES. В каждом из этих регистров хранятся 16 старших разрядов кода адреса соответствующего сегмента памяти; 20-разрядный физический адрес, позволяющий работать с памятью емкостью до 1 Мбайт, образуется в СМА путем сдвига базового адреса сегмента на четыре разряда влево и сложения его с 16-разрядным адресом смещения. Адрес смещения находится в одном из регистров указателей или индексов УО и позволяет адресовать байты или слова в пределах 64 Кбайт выбранного сегмента. Если полученное в СМА значение превышает значение самого старшего адреса сегмента, то физический адрес вновь отсчитывается от начала сегмента до значения превышения. При вычислении физического адреса операнда в качестве базового адреса используется содержимое регистров сегмента данных и сегмента промежуточных данных, а при вычислении физического адреса команды - содержимое регистра сегмента кода. Регистр адреса команд ( указатель команд) IP соответствует счетчику команд микропроцессора К580ВМ80А и указывает следующую команду, которая будет выполняться после текущей команды. Устройство сопряжения записывает в него из У О смещение следующей команды от начала текущего сегмента кода. Если содержимое регистра адреса команд засылается в стек, то происходит автоматическая настройка его на адрес следующей команды. [51]

Система шин микроЭВМ объединяет шины адреса, данных и управления. Число линий шины адреса определяется числом разрядов адреса в памяти. Большинство микроЭВМ имеет 16-разрядные адреса. Число линий шины данных равно длине слова ( обычно восьмиразрядное), число линий шины управления зависит от типа микро - ЭВМ. По шине управления передаются сигналы, включающие различные блоки в работу. [52]

При выдаче адреса содержимое соответствующих регистров передается в 16-разрядный регистр адреса РА, из которого далее через буферы БА адрес поступает на 16-разрядную шину адреса. С этой шины адрес может быть принят в оперативную память. Число кодовых комбинаций 16-разрядного адреса равно 216, каждая из этих кодовых комбинаций может определять адрес ( номер) одной из ячеек оперативной памяти. [53]

Оперативная память предназначена для приема, хранения и выдачи информации. Минимальной адресуемой единицей информации ОП является байт. Под программным управлением находится 16-разрядный адрес. Максимальная емкость ОИ может быть доведена до 32 К ( К-1024) 16-разрядных слов, из которых 28 К слов предназначаются для хранения служебных и прикладных программ, а остальные 4К слов служат для присвоения адресов регистрам периферийных устройств. Оперативная память построена на ферритовых сердечниках ( 00 6 мм) и имеет габариты 480x431x275 мм. [54]

При работе на СМ-4 е диспетчером памяти ( ДП) каждой программе независимо от того, где она размещается физически в ОЗУ, отводится одно и то же поле адресов виртуальной памяти. Величина этого поля зависит от длины программы и не может превышать 32 Кслов. При работе с диспетчером памяти каждый 16-разрядный адрес программы рассматривается как виртуальный. В функции ДП входит преобразование 16-разрядных виртуальных адресов программы в соответствующие 18-разрядные физические адреса памяти на ОШ. Такое преобразование проводится путем прибавления к каждому виртуальному адресу константы перемещения. Разные константы перемещения для одного и того же виртуального адреса обеспечивают его преобразование в разные физические адреса памяти на ОШ. [55]

Регистровая пара ВС служит для указания на очередную свободную область памяти. Поэтому первая команда программы производит загрузку 16-разрядного адреса в эту пару регистров. Упомянутый адрес указывает на первую области памяти, в которой расположен файл данных. [56]

Механизм формирования физических адресов выполняется в ЦП с помощью сегментных регистров. В любой момент времени программа может выбирать содержимое четырех функционально ориентированных сегментов: кодового, данных, стекового и экстракодового. ЦП формирует 20-разрядный адрес байта или слова путем прибавления 16-разрядного адреса смещения к 20-разрядному коду, 16 старших разрядов которого являются содержимым соответствующего сегмента, а 4 младших разряда равны нулю. [57]

Условия переходов, используемые в процессоре Н8000. [58]

Команда D ( B) JNZ представляет собой команду управления циклом. Она обеспечивает уменьшение содержимого используемого регистра на 1 и последующий переход к началу цикла, если полученное значение отлично от нуля. Команда DJNZ языка ассемблера, подобно команде JR, задает действительный 16-разрядный адрес перехода, а ассемблер вычисляет соответствующее 7-разрядное смещение для машинной команды. [59]

Страницы: 1 2 3 4