Высокий логический уровень

Cтраница 2

Потенциал земли на входе вводит нижний транзистор в состояние отсечки, а верхний-во включенное ( замкнутое) состояние, в результате чего на выходе будет высокий логический уровень. Высокий ( f / cc) уровень входа действует противоположным образом, давая на выходе потенциал земли. Это инвертор с низким выходным сопротивлением в обоих состояниях и в нем совершенно отсутствует ток покоя. Называют его КМОП-инвертор ( инвертор на комплементарных МОП-транзисторах), и он является базовой структурой для всех цифровых логических КМОП-схем-семейства, которое уже стало преобладающим в больших интегральных схемах ( БИС) и которому, похоже, предопределено заменить более ранние семейства логических схем ( так называемые ТТЛ-схемы), построенные на биполярных транзисторах. [16]

Транзистор с большой площадью переходов можно рассматривав ь как много параллельно включенных транзисторов с малой площадью переходов. [17]

Две оставшиеся схемы демонстрируют два способа обработки сигнала 2 4 В ( в худшем случае; обычно это где-то около 3 5 В) - высокого логического уровня цифровой логики ТТЛ. Можно использовать подтягивающий к 5 В резистор, чтобы обеспечить полный перепад 5 В на выходе ТТЛ, который затем возбуждает обычный МОП-транзистор; можно выбрать и другой путь-использовать что-нибудь вроде TN0106 - низко-порогового МОП-транзистора, рассчитанного на сигнал возбуждения с уровнем ТТЛ. [18]

На входах микросхем D3 - D6 будет высокий логический уровень, поэтому на их выходах импульсы отсутствуют. [19]

На рис. I показана блок схема основной программы УПС. Первые дпа блока предназначены для определения перехода сигнала на входе Т0 с высокого логического уровня на низкий. Если на входе Т0 низкий уровень, то программа зацикливается на блоке до появления высокого уровня. Условием прохождения программы через второй блок является появление на входе Т0 низкого логического уровня, после чего осуществляется вызов подпрограммы READ, которая считывает информацию с часов. Один цикл основной программы заканчивается подпрограммой С ОСК сверяющей значение текущего времени с таблицей заданных моментов времени. [20]

В режиме ЭСЛ неиспользуемые входы подключают через резистор 30 кОм к шине питания Um ( при этом состояние входа соответствует лог. На парафазные входы подаются парафазные логические уровни: низкий, если на прямой вход подан высокий логический уровень или высокий, если на прямой вход подан низкий логический уровень или же парафазные входы оставляют неподключенными. [21]

При этом на выходе элемента устанавливается сигнал логического 0, который запрещает работу обоих генераторов. При появлении на любом из входов элемента DD1 сигнала логического 0 на выходе элемента устанавливается высокий логический уровень, разрешающий работу генераторов - телефонный капсюль издает прерывистый звуковой сигнал, свидетельствующий о возникновении неисправности. [22]

Инвертор напряжения с плавающим конденсатором. [23]

На рис. 3.56 показан простейший тип логического переключателя на МОП-транзисторе. В обеих схемах в качестве нагрузки используется резистор и обе они осуществляют логическую функцию инвертирования - высокий логический уровень на входе создает низкий уровень на выходе, и наоборот. [24]

Схематическое изображение комплементарного МОП-транзистора. [25]

Комбинирование - канала с / ьканалом дает комплементарную пару переключателей, в которой они работают в противофазе. Логическая схема НЕ на комплементарной паре функционирует следующим образом. Когда на входе высокий логический уровень напряжения, л-канал открыт, при этом / 7-канал закрыт, а на выходе низкий логический уровень напряжения. Если на входе низкий логический уровень напряжения, р-канал открыт, и-канал закрыт, а на выходе высокий логический уровень напряжения. [26]

Схематическое изображение комплементарного МОП-транзистора. [27]

Комбинирование я-канала с / - каналом дает комплементарную пару переключателей, в которой они работают в противофазе. Логическая схема НЕ на комплементарной паре функционирует следующим образом. Когда на входе высокий логический уровень напряжения, я-канал открыт, при этом / - канал закрыт, а на выходе низкий логический уровень напряжения. [28]

Чтобы записать 4-битное слово в память, на входе WE устанавливается низкий логический уровень. При этом состояние входов микро-схемы записывается по соответствующему адресу. Когда на вход WE подается высокий логический уровень, состояние входов микросхемы памяти не записывается. [29]

Операционные усилители КР574УД2, КР1426УД1. [30]

Страницы: 1 2 3