Высокий логический уровень

Cтраница 3

Компараторы являются специализированными ОУ с дифференциальным входом и одиночным или парафазным цифровым выходом. Входной каскад компаратора построен аналогично схемам ОУ и работает в линейном режиме. На выходе компаратора формируются сигналы высокого логического уровня, если разность входных сигналов меньше напряжения срабатывания компаратора, или низкого логического уровня, если разность входных сигналов превышает напряжение срабатывания компаратора. На один вход компаратора подается исследуемый сигнал, на другой - опорный потенциал. [31]

Схемы применения регистра К561ИР6. [32]

Параллельная работа регистра разрешается, если на вход P / S подано напряжение высокого уровня. В регистр данные при этом поступают синхронно с положительным тактовым перепадом, если на входе переключения режимов асинхронного и синхронного A / S присутствует напряжение низкого уровня. Если на входе A / S напряжение высокого логического уровня, режим приема становится синхронным и не зависит от тактовых перепадов. [33]

Пока транзисторы VT2 и VT3 закрыты, напряжение на выходе логического элемента близко к - - Uu. Когда на входах транзисторов VT2 и VT3 одновременно появляются сигналы высокого логического уровня, оба транзистора открываются и на выходе схемы будет логический 0, так как ток, проходящий через открытые транзисторы, вызывает падение напряжения на транзисторе VT1, сопротивление которого значительно больше сопротивлений их каналов. [34]

Комбинирование - канала с / ьканалом дает комплементарную пару переключателей, в которой они работают в противофазе. Логическая схема НЕ на комплементарной паре функционирует следующим образом. Когда на входе высокий логический уровень напряжения, л-канал открыт, при этом / 7-канал закрыт, а на выходе низкий логический уровень напряжения. Если на входе низкий логический уровень напряжения, р-канал открыт, и-канал закрыт, а на выходе высокий логический уровень напряжения. [35]

Выделенные области над горизонтальной осью показывают установленные диапазоны, в пределах которых должен находиться каждый из логических уровней выходного напряжения. Стрелками указаны значения напряжений ( для высокого и низкого уровней), ставшие типовыми на практике. Заштрихованные области под горизонтальной осью показывают установленные диапазоны, в пределах которых должны находиться логические уровни входного напряжения. Отдельными стрелками указаны типовые значения порогового напряжения, представляющего собой границу между высоким и низким логическим уровнями. Во всех случаях высокий логический уровень более положителен, чем низкий. [36]

После приема очередной команды ОМЭШ поступает к ее выполнению. В зависимости от полученной команды ОМЭШ может либо обрабатывать имеющуюся информацию, либо выводить выходной сигнал 3В, либо вводить информацию из области данных ППЗУ или из буферных регистров. Ввод информации из буферных регистров осуществляется последовательно через порт PI ОМЭВМ. Каждый буферный регистр имеет адрес, который может выставляться на четырех старших битах порта Р2 ОИЭВМ. ЭШ выставляется адрес однобитного нарта вывода 3В с низким активным уровнем выходного сигнала. Во иоех остальных случаях на выходе 3В имеет место высокий логический уровень сигнала. [37]

Страницы: 1 2 3