Время - задержка - распространение
Cтраница 3
Рассмотрим работу ЛЭ И-НЕ в динамическом режиме. Как уже отмечалось, быстродействие схемы характеризуется несколькими параметрами и, в частности, временем задержки распространения при включении t и выключении tgjj - При включении элемента И-НЕ ( рис. 2.10) долей времени задержки распространения за счет транзистора VT1 можно пренебречь, считая, что ключ размыкается мгновенно. [31]
 |
Состояния сумматора К561ИМ1.| Состояния схемы проверки четности CD40101B.| Девятиразрядное устройство 40101В ( а и его цоколевка ( б. [32] |
Передавая в линию два сигнала Q t и Qa4 и используя на приеме входы Е и D8, можно вырабатывать сигнал запрета ошибочного слова. Время задержки распространения данных не превышает 125 не при напряжении питания U 10 В ( при ия. [33]
Основным динамическим параметром компаратора, определяющим его быстродействие, является время задержки распространения скачкообразного входного сигнала. Иногда это время называют временем переключения компаратора. При увеличении напряжения AUm время задержки распространения уменьшается. На рис. 9.4 а показаны переходные характеристики компаратора при различных значениях уровня входного сигнала А. Из приведенного графика следует, что при изменении входного напряжения на порядок время задержки изменяется примерно в 2 5 раза. [34]
ЗС по каналу прямой связи ( КПС) и ЦС по каналу обратной связи; фазирующую комбинацию передает только одна сторона. При первом способе используется обычно стартстопный метод группового фазирования приемника. Применение второго способа при двустороннем обмене информацией возможно только при достаточно малых значениях времени задержки распространения информации по КС. Если функции передачи фазирующей информации выполняет приемник ЦС, возможно упрощение передающей аппаратуры на КЗС и при достаточно большом количестве последних - существенное уменьшение общих затрат на реализацию системы. В этом случае приемник ЦС, передав по КОС фазирующую комбинацию, переключается на прием информации по КПС. [35]
 |
Микросхема CD4037 ( а и его цоколевка ( б. [36] |
Микросхема имеет два вывода питания коллекторного UH nj и стокового UHnC. Это необходимо, если данные приходят от устройства, где ии пС 3 В. Микросхема удобна для кодирования или декодирования сигналов с расщепленной фазой в бифазных системах связи, цифровой магнитной записи на ленту, диски, барабаны, а также в устройствах магнитной памяти с пленками и сердечниками. Время задержки распространения от входа С до выхода D не превышает 250 не. [37]
Цифровые ИМС эмиттерно-связанной логики ( ЭСЛ) представляют собой транзисторные переключательные схемы с объединенными эмиттерами, обладающие по сравнению с другими типами цифровых ключей наибольшим быстродействием и большой потребляемой мощностью. Большое быстродействие для ЭСЛ-ИМС обусловливается тем, что в этих ключах транзисторы работают в ненасыщенном ( линейном) режиме. На выходах ключевой части применяются эмиттерные повторители, ускоряющие процесс зарядки емкости нагруз-ки. Уменьшение времени задержки распространения достигается также за счет ограничения перепада выходного напряжения, что, однако, приводит к уменьшению помехоустойчивости схем ЭСЛ. [38]
Цифровые микросхемы эмнттерно-связапной логики ( ЭСЛ) представляют собой - транзисторные схемы с объединенными эмиттерами и обладают по сравнению с другими типами цифровых ЛЭ наибольшими быстродействием и потребляемой мощностью. Большое быстродействие ( по-другому - малое среднее время задержки распространения) для схем ЭСЛ обусловливается тем, что в этих элементах транзисторы работают в ненасыщенном ( линейном) режиме. На выходах применяются эмиттерные повторители, ускоряющие процесс заряда емкости нагрузки. Уменьшение времени задержки распространения достигается также за счет ограничения перепада выходного напряжения, что, однако, приводит к уменьшению помехоустойчивости схем ЭСЛ. [39]
Цифровые микросхемы эмиттерно-связанной логики ( ЭСЛ) представляют собой транзисторные схемы с объединенными эмиттерами и обладают по сравнению с другими типами цифровых ЛЭ наибольшими быстродействием и потребляемой мощностью. Большое быстродействие ( по-другому - малое среднее время задержки распространения) для схем ЭСЛ обусловливается тем, что в этих элементах транзисторы работают в ненасыщенном ( линейном) режиме. На выходах применяются эмиттерные повторители, ускоряющие процесс заряда емкости нагрузки. Уменьшение времени задержки распространения достигается также за счет ограничения перепада выходного напряжения, что, однако, приводит к уменьшению помехоустойчивости схем ЭСЛ. [40]
Как правило, при уменьшении времени задержки распространения ( увеличении быстродействия) возрастает потребляемая мощность и связанная с ней генерация тепла. Сверхбыстродействующие ТТЛ ИС с диодами Шоттки ( ТТЛШ ИС) потребляют около 19 мВт на логический элемент ( ключ), тогда как менее быстродействующие КМОП ИС потребляют всего лишь 0 01 мВт на ячейку. Многие разработчики считают, что в микромощных ТТЛШ И С идеально сочетаются быстродействие и малая потребляемая мощность. Типичный микромощный ТТЛШ-вентиль потребляет 2 мВт и характеризуется временем задержки распространения чуть меньше 10 не. Микромощные ТТЛ-схемы потребляют в 5 раз меньшую мощность по сравнению со стандартными ТТЛ-схемами, но практически не отличаются от них по быстродействию. [41]
 |
Возможные варианты входных цепей перспективных ТТЛШ. [42] |
У ранних вариантов ТТЛ существует зона разброса Uпор от 0 8 до 2 0 В. В результате отношение высокого и низкого уровней для микросхем FAST улучшено, что обеспечивает их большую помехоустойчивость. Элемент FAST потребляет мощность 4 мВт, при внешней нагрузке его время задержки распространения t3fl prp 3 не. [43]
Определение позиции БИС в процессоре осуществляется распайкой входов ПО, П1 и взаимной коммутацией шин сдвигов - переносов. Объединением m - разрядных шин образуются пХ - разрядные магистрали входа, выхода и адреса. Замыканием цепей переносов ( С / и Со и сдвигов ( СЛ и СП) организуется совместная работа нескольких АЛУ при последовательном переносе между ними. Вместе с последовательными входами АЛУ в ЦПЭ обычно реализуются выходы ( Р, G) для подключения блоков ускоренного переноса ( БУП), использующихся для снижения времени задержек распространения переноса между ЦПЭ. [44]
 |
Структурная схема лазерного локатора PATS. [45] |
Страницы: 1 2 3 4