Адресная выборка

Cтраница 1

Схема адресной выборки доукомплектованной таким образом ячейки ЗУ может быть построена на логических элементах И. К каждой ячейке ЗУ относится свой логический элемент И. Его выход соединен с электродом затвора дополнительного транзистора ячейки ЗУ. На рис. 30 показана ( для простоты без двоичного кодирования) схема адресной выборки 32 х 16 бит, снабженная условными обозначениями логических операций. Если требуется вызвать ячейку ЗУ во второй строке третьего столбца, то на входы х2 и у3 соответственно следует подать единичный импульс напряжения, а на все остальные входы-нулевой. В таком случае на выходе одного-единственного элемента И ( рис. 29) появится единичный импульс, а именно на ячейке второй строки третьего столбца. Запись и считывание могут быть осуществлены только на этой ячейке ЗУ. [2]

Такой способ адресной выборки называется комбинированным Срис. [3]

В состав блока адресной выборки, в зависимости от модификации ЕС-3220, входят от 2 до 8 одинаковых адресных токовых дешифраторов ДША и от 4 до 16 генераторов тока со своими элементами запуска. Каждый магнитный накопитель обслуживается двумя адресными дешифраторами, расположенными на сторонах А и В. Адресный дешифратор служит для коммутации стабилизированных токовых импульсов в одну из 256 адресных шин при обращении к основной памяти или в одну из четырех дополнительных адресных шин при обращении к локальной или мультиплексной памяти. [4]

Принцип построения схемы диодной адресной выборки. [5]

Рассмотрим принцип построения диодной адресной выборки, схематически показанной на рис. 4.39, где N адресных шин расположены в виде матрицы / - N - УМ. Одни концы / - N шин то координате X ( плоскость А) через диоды збъединены координатной шиной адресной зыборки КШАВх, которая подсоединена к рормирователю адресного тока ФАТ. Другие онцы УМ шин прямо подсоединены к координатным шинам адресной выборки КШАВу плоскость Б) по координате Y, подключенной к приемникам адресного тока ПАТ. Та-ое соединение адресных шин требует введения в схему N диодов, УМ формирователей i УМ приемников адресного тока. Потенциа-чы на выходах схем ПАТ и ФАТ выбирают таким образом, чтобы диоды в нормальном юстоянии были закрыты. Для выборки одной оординатной шины из N возбуждается один ЧАТ и один ФАТ. [6]

В отличие от схем с адресной выборкой значения коэффициентов ai и а2 оказываются существенно большими. С увеличением емкости накопителей ИС ОЗУ и АЗУ разница в значениях коэффициентов N / b существенно возрастает. [7]

Структурные схемы мультикрейтиых систем САМАС параллельного ( а и последовательного ( б типов. Кр - крейт. Кк - контроллер крейта. СК-системный контроллер. М - модем. [8]

В магистрали дополнительно предусматриваются 7 линий адресной выборки для обращения к контроллерам крейтов, а запись и считывание ( в отличие от внутреннего обмена) производится по одним и тем же шинам в разных направлениях. Крейты соединяются каскадно, магистраль ветви содержит 66 свитых пар и проходит через разъемы ( каждый по 132 кон-на передних панелях контроллеров крейтов. [9]

Каждый сердечник памяти прошит тремя обмотками: адресной выборки, разрядной выборки и считывания. [10]

Одной из серьезных проблем, возникающих при построении схем адресной выборки полноточных ЗУ, является обеспечение стабильности тока выборки, так как последний зависит от кода считываемого числа. Количество одновременно перемагничиваемых ферри-товых сердечников в такте считывания в зависимости от хранимого в числовой линейке кода может меняться от п до 2и, где п - разрядность числа. С увеличением количества ФП с единичной информацией возрастает сопротивление числовой линейки, что приводит к завалу переднего фронта тока выборки и уменьшению амплитуды выходных сигналов с шин чтения матриц. С целью стабилизации выходных сигналов с куба и увеличения их амплитуды на выходе формирователя выборки Фвыб включена специальная схема стабилизации на ферритовом сердечнике С. [11]

В состав БЗУ, помимо магнитного накопителя, входят схемы адресной выборки, разрядные цепи, ряд формирователей и линий задержки ЛЗ. [12]

Матрица памяти из ферритов ых колец. [13]

Помимо запоминающего массива в ОЗУ имеются регистры адреса, информационный регистр, блок адресной выборки с дешифратором адресов, усилители-формирователи и блок управления памятью. Обращение к памяти инициируется сигналом из УУ, который проходит через регистр адреса, блок выборки и усилители в соответствующие ячейки памяти; при этом информация или записывается, или считывается. Считываемая информация передается в информационный регистр на выходные шины. [14]

Они необходимы для формирования управляющих сигналов и подачи их на токовые ключи адресных дешифраторов блока адресной выборки. [15]

Страницы: 1 2 3 4