Адресная выборка

Cтраница 2

Обращение через окно может исходить из любого устройства, способного быть задающим на шине, с помощью любой команды, содержащей адресную выборку. Так могут быть выполнены выборка команды, чтение и запись данных. [16]

При решении вопроса о методе контроля и защиты информации в оперативных и постоянных ЗУ следует рассматривать три основные части ЗУ: цепи адресной выборки, разрядно-считывающие цепи и накопитель информации. [17]

В пределе ( при разбиении на число секций, равное общему числу элементов памяти) комбинированный ассоциативный накопитель вырождается в накопитель с адресной выборкой, снабженный одной схемой сравнения. [18]

Интегральная микросхема биполярного ЗУ представляет собой кристалл кремния, в котором образованы массив ЗЭ ( триггеров) со всеми межсоединениями, а также адресные дешифраторы, усилители-формирователи записи и считывания и другие схемы для управления адресной выборкой, записью и считыванием. Для повышения быстродействия ЗУ эти обслуживающие схемы могут быть выполнены на основе ЭСЛ-элементов, работающих в линейной области, в то время как построенные на основе ТТЛ-элементов триггеры ЗЭ работают с насыщением. В таком случае кристалл содержит схемы согласования уровней сигналов для перехода от схем ТТЛ к схемам ЭСЛ и обратно. [19]

Структура адресной памяти с произвольным обращением. [20]

Типичная структура адресной памяти, показанная на рис. 4.2, содержит запоминающий массив из N л-разрядных ячеек и его аппаратурное обрамление, включающее в себя регистр адреса РгА, имеющий k ( & log N) разрядов, информационный регистр РгИ, блок адресной выборки БАБ, блок усилителей считывания БУС, блок разрядных усилителей-формирователей сигналов записи БУЗ и блок управления памятью БУП. [21]

В качестве примера на рис. 5.7 приведена представленная в виде графа микропрограмма рабочего цикла памяти с произвольным обращением и с разрушающим считыванием, словесное описание функционирования которой приводилось в § 4.2. Как видно из рис. 4.2, в блок управления памятью БУП поступают извне управляющие сигналы Обращение ( сигнал начала рабочего цикла) и Операция ( 1 - считывание, 0 - запись); БУП генерирует в необходимой последовательности управляющие сигналы, инициирующие соответствующие микрооперации: ПрРгА - прием адреса с шин ША в РгА; Выборка - возбуждение шин адресной выборки ячейки памяти со сбрасыванием содержимого ячейки в 0; Считывание - открытие усилителей считывания и передача считанного кода в РгИ; ПрРгИ - прием в РгИ слова с ШИВх; Запись - возбуждение разрядных усилителей записи; ПрШИВых - выдача слова из РгИ на ШИВых. [22]

Некоторые ЗЭ имеют не один, а два конъюнктивных входа выборки. В этом случае адресная выборка осуществляется только при одновременном появлении двух сигналов. Использование таких ЗЭ позволяет строить ЗУ с трехкоординатным выделением ЗЭ. [23]

Одностороннее ЗУ ния на одном входе собиратель. [24]

При рассмотрении схем ЗУ предполагалось, что запись и считывание информации производятся в соответствии с адресами, поступающими из центрального устройства управления. Такой способ обращения к ЗУ называют прямой адресной выборкой. [25]

Благодаря высокой степени регулярности схемы ассоциативного накопителя и периферийных схем БИС для ассоциативных ЗУ являются естественным выходом полупроводниковой техно-логин. В отличие от ИС памяти с адресной выборкой ИС ассоциативной памяти характеризуется, как правило, большим отношением числа внешних выводов к информационной емкости. Например, адресное ЗУ емкостью 256 32-разрядных слов может быть выполнено на 32 интегральных схемах, каждая из которых включает на кристалле 256 бит одного разрядного сечения и полный дешифратор. [26]

Этот блок предназначен для выработки сигналов, управляющих работой блока адресной выборки. Управление блоком предварительной адресной выборки осуществляется сигналами, поступающими с блока регистра адреса и блока местного управления БМУ. [27]

Помимо разрядных токов считывания 1У, формируемых в Каждом из 18 ферритовых полей выбранного магнитного блока, для считывания информации из ячейки памяти необходимо сформировать токи считывания [ х в одной из 512 адресных шин выборки этого блока. Эта задача решается с помощью системы предварительной адресной дешифрации и системы адресной выборки. [28]

Расположение адресов ОШ цели задается программно при организации сеанса связи через окно, что позволяет обращаться к любому адресу ОШ цели. Обращение через окно может осуществляться от любого задатчика ОШ, с помощью любой команды, содержащей адресную выборку, что обеспечивает выборку команд, чтение и запись данных. [29]

Га), то подача потенциала низкого уровня на эмиттер 21 не меняет состояние триггера. Интегральная микросхема биполярного ЗУ представляет собой кристалл кремния, в котором образованы массив ЗЭ ( триггеров) со всеми межсоединениями, а также адресные дешифраторы, усилители-формирователи записи и считывания и другие схемы для управления адресной выборкой, записью и считыванием. Для повышения быстродействия ЗУ эти обслуживающие схемы могут быть выполнены на основе ЭСЛ-элементов, работающих в линейной области, в то время как построенные на основе ТТЛ-элементов триггеры ЗЭ работают с насыщением. В таком случае кристалл содержит схемы согласования уровней сигналов для перехода от схем ТТЛ к схемам ЭСЛ и обратно. [30]

Страницы: 1 2 3 4