Адресная выборка

Cтраница 3

Этот блок предназначен для выработки сигналов, управляющих работой блока адресной выборки. Управление блоком предварительной адресной выборки осуществляется сигналами, поступающими с блока регистра адреса и блока местного управления БМУ. [31]

Некоторые ЗЭ имеют не один, а два конъюнктивных входа выборки. В этом случае адресная выборка осуществляется только при одновременном появлении двух сигналов. Использование таких ЗЭ позволяет строить ЗУ с трехкоординатным выделением ЗЭ. [32]

Упрощенная схема считывания информации с последовательной выборкой. [33]

Электронно-лучевые ПЗУ с оперативной записью информации могут быть достаточно эффективно использованы вместо внешних или промежуточных накопителей информации на магнитных лентах, дисках и барабанах. Применяя ПЗУ с произвольной адресной выборкой и опе-ративной записью информации, можно записывать информацию с любой скоростью, в то время, как в накопителях на вращающихся магнитных носителях скорость записи зависит от скорости вращения соответствующих устройств. Электронно-лучевые ОЗУ с произвольным адресным доступом обычностроятс отдельным лучом на каждый разряд. [34]

Динамические запоминающие элементы на униполярных транзистор ах. [35]

Электронная схема однотранзисторного динамического запоминающего элемента приведена на рис. 4.48, а. Пусть, как это показано на рис. 4.48, а, емкость С подключена к истоку транзистора Т, а информационная разрядная шина считывания - записи 2 - к стоку. К затвору транзистора подсоединена шина адресной выборки /, рассматриваемый элемент предназначен для работы в ОЗУ с прямой выборкой. [36]

Рассмотрим принцип построения диодной адресной выборки, схематически показанной на рис. 4.39, где N адресных шин расположены в виде матрицы / - N - УМ. Одни концы / - N шин то координате X ( плоскость А) через диоды збъединены координатной шиной адресной зыборки КШАВх, которая подсоединена к рормирователю адресного тока ФАТ. Другие онцы УМ шин прямо подсоединены к координатным шинам адресной выборки КШАВу плоскость Б) по координате Y, подключенной к приемникам адресного тока ПАТ. Та-ое соединение адресных шин требует введения в схему N диодов, УМ формирователей i УМ приемников адресного тока. Потенциа-чы на выходах схем ПАТ и ФАТ выбирают таким образом, чтобы диоды в нормальном юстоянии были закрыты. Для выборки одной оординатной шины из N возбуждается один ЧАТ и один ФАТ. [37]

Количество внешних выводов ИС памяти. [38]

Количество внешних выводов ИС памяти вычисляется по формулам, приведенным в табл. 4.4. Здесь не учтены схемы, содержащие неполный дешифратор. Из таблицы видно, что в схемах с полным дешифратором число внешних выводов минимально при заданной емкости N, если количество разрядов равно 1 или 2, независимо от способа адресной выборки. [39]

В ЗУ на ЛЗ чтение информации происходит с ее разрушением. Для обеспечения неразрушающего считывания, а также в режиме длительного хранения информации выход УЧ должен быть соединен со входом УЗ. Поиск информации в таком ЗУ может производиться как по В-способу, так и по комбинированному УИ-В-способу с внешней синхронизацией без МИ. Адресная выборка в этом случае строится по схеме с последовательной, параллельной либо последовательно-параллельной записью. [40]

Схема адресной выборки доукомплектованной таким образом ячейки ЗУ может быть построена на логических элементах И. К каждой ячейке ЗУ относится свой логический элемент И. Его выход соединен с электродом затвора дополнительного транзистора ячейки ЗУ. На рис. 30 показана ( для простоты без двоичного кодирования) схема адресной выборки 32 х 16 бит, снабженная условными обозначениями логических операций. Если требуется вызвать ячейку ЗУ во второй строке третьего столбца, то на входы х2 и у3 соответственно следует подать единичный импульс напряжения, а на все остальные входы-нулевой. В таком случае на выходе одного-единственного элемента И ( рис. 29) появится единичный импульс, а именно на ячейке второй строки третьего столбца. Запись и считывание могут быть осуществлены только на этой ячейке ЗУ. [41]

На рис. 21 представлен многопозиционный переключатель или дешифратор типа дерево, который может быть выполнен на любое количество входов. Он обеспечивает выбор единственной линии, присоединяемой к сдвоенным входам. Так, например, линия 5 может быть соединена с общим выходом при приложении тока к линиям ABC. Это дерево или его модификация такая, как матричный переключатель, могут быть использованы для адресной выборки в запоминающем устройстве. В литературе приводится большое количество примеров логических схем на криотронах. Бремером [82] сделан довольно полный обзор этих схем. [42]

Если АЗУ построено традиционным способом, то поиск слова осуществляется за одну операцию сравнения. Предположим теперь, что АЗУ, например емкостью 256 слов, организовано на основе комбинированного накопителя с 16 секциями по 16 слов в каждой. При этом из общего числа разрядов адреса страницы выделим четыре разряда, которые будут служить адресом секции. Одновременно на такое же количество секций должно быть разделено ОЗУ. При поступлении нового адреса в регистр адреса осуществляется адресная выборка соответствующих секций АЗУ и ОЗУ. Затем содержание выбранной секции АЗУ сравнивается с остальной частью адреса страницы. Совпадение означает, что искомая страница находится в ОЗУ. Недостатком виртуальной памяти с комбинированным АЗУ является то, что определенные страницы, извлекаемые из основной памяти, могут быть размещены не в любом блоке ОЗУ, а только в блоках определенной секции, даже если в других секциях есть свободные места. [43]

Схема памяти, в которой используется конденсатор. [44]

Показанная на рис. 28 схема является примером ячейки статического, а на рис. 29-динамического ЗУ. Определение динамическое говорит о том, что записанное состояние подвержено временным изменениям, о которых мы говорили выше. Из отдельных ячеек можно собирать запоминающие устройства, способные хранить крупный объем информации. При этом стремятся обойтись как можно меньшим числом внешних выводов: ведь если к каждой ячейке ЗУ подводить шины записи и считывания, то в запоминающем устройстве на 16 бит потребовалось бы 2 х 16 32 вывода. Но есть и другой путь существенного сокращения числа выводов, когда применяются всего одна шина считывания и одна шина записи, соединяющие все ячейки ЗУ. Так как, однако, запись или считывание информации должны осуществляться только в одной ячейке ЗУ, а не во всех одновременно, необходимо предусмотреть возможность выбора определенной ячейки ЗУ, или, как принято говорить, адресную выборку. [45]

Страницы: 1 2 3 4