Адресный дешифратор

Cтраница 3

Помимо токов считывания 1Г, формируемых в каждой из 18 ферритовых матриц магнитного блока по разрядным шинам, для считывания информации по заданному адресу необходимо сформировать токи считывания 1Х по одной из 512 ( в двух полуматрицах) адресных шин. Это выполняется с помощью блоков предварительной адресной дешифрации и адресных дешифраторов ДША-А и ДША-В. В соответствии с кодом адреса, записанным в 8 - 15 - м разрядах регистра адреса, на выходе ПДШ-1 и ПДШ-2 появляются1 сигналы, которые подключают генераторы считывания к адресным дешифраторам. В отличие от разрядных токов считывания направление адресного тока считывания не зависит от значения адреса и одинаково во всех адресных дешифраторах. [31]

Одноименные разряды двунаправленной системной шины данных от разных устройств должны объединяться по ИЛИ, поэтому все приемопередатчики выполняются либо с Z-состоянием выходов, либо с открытым коллекторным выходом. Включение в каждый момент времени только одного приемопередатчика обеспечивается с помощью адресного дешифратора. Приемопередатчик, подключенный к CPU, производит передачу и прием Данных от всех устройств, связанных с системной шиной. [32]

Оперативное запоминающее устройство предназначено для запоминания и хранения символьной, числовой и адресной информации. В состав ЗУ также входят схема формирования сигналов ЗУ, усилители воспроизведения, усилители записи, адресные дешифраторы и ключи, управляющие работой блока числовых матриц. [33]

Разрешающие потенциалы с выходов дешифраторов ПДША16112, поступают на переходные элементы считывания 16И - Сч1 2, срабатывающие от сигналов с блока местного управления. Управляющие сигналы с переходных элементов 16И - Сч1 2 поступают на один из входов соответствующих групповых и координатных токовых ключей считывания адресных дешифраторов. На другие входы этих ключей подаются разрешающие потенциалы, формируемые в блоке местного управления с помощью дешифратора на восемь выходов ( по числу адресных дешифраторов), который управляется сигналами с триггера 7-го разряда регистра адреса и потенциалами с выходов дешифратора номера магнитного блока. В результате обеспечивается открывание одного из групповых и одного из координатных токовых ключей считывания в одном из двух адресных дешифраторов выбранного магнитного блока. [34]

Га), то подача потенциала низкого уровня на эмиттер 21 не меняет состояние триггера. Интегральная микросхема биполярного ЗУ представляет собой кристалл кремния, в котором образованы массив ЗЭ ( триггеров) со всеми межсоединениями, а также адресные дешифраторы, усилители-формирователи записи и считывания и другие схемы для управления адресной выборкой, записью и считыванием. Для повышения быстродействия ЗУ эти обслуживающие схемы могут быть выполнены на основе ЭСЛ-элементов, работающих в линейной области, в то время как построенные на основе ТТЛ-элементов триггеры ЗЭ работают с насыщением. В таком случае кристалл содержит схемы согласования уровней сигналов для перехода от схем ТТЛ к схемам ЭСЛ и обратно. [35]

В состав блока адресной выборки, в зависимости от модификации ЕС-3220, входят от 2 до 8 одинаковых адресных токовых дешифраторов ДША и от 4 до 16 генераторов тока со своими элементами запуска. Каждый магнитный накопитель обслуживается двумя адресными дешифраторами, расположенными на сторонах А и В. Адресный дешифратор служит для коммутации стабилизированных токовых импульсов в одну из 256 адресных шин при обращении к основной памяти или в одну из четырех дополнительных адресных шин при обращении к локальной или мультиплексной памяти. [36]

Первая из этих схем построена на восьми ключевых элементах, на входы которых поступают сигналы с выходов дешифратора номера блока и выходов триггера 7-го разряда регистра адреса. Запускающий сигнал высокого уровня появляется на выходе одного из этих восьми элементов. Этот сигнал обеспечивает запуск эмиттерного повторителя соответствующего адресного дешифратора, а также формирователей, управляющих срабатыванием одного из восьми адресных генераторов тока считывания и записи. [37]

О Высокопроизводительная конфигурируемая системная шина CSI ( Configurable System Interconnect) с двумя 8-разрядными шинами данных ( одной для чтения, другой для записи), 32-разрядной шиной адреса и адресными селекторами. Шина связывает FPGA, периферийные узлы и ядро микроконтроллера при скорости передач до 40 Мбайт / с, поддерживает возможность обращения к внешним устройствам, режим циклического арбитража и реализацию циклов ожидания. Адресные селекторы обеспечивают доступ к устройствам, реализованным в блоке FPGA, и при этом на создание адресных дешифраторов не расходуются ресурсы программируемой логики. [38]

На другой вход всех групповых и координатных ключей каждого адресного дешифратора через диоды в цепи их запуска поступает отрицательный потенциал, разрешающий запуск выбранной пары ключей в одном из дешифраторов ДША-Л или ДША-В. Разрешающие потенциалы для 8 адресных дешифраторов вырабатываются восемью эмиттерными повторителями, запуск которых осуществляется с выходов дешифратора блока местного управления, управляемого сигналами с триггера 7-го разряда регистра адреса и потенциалами с выходов дешифратора номера магнитного блока. При обращении к оперативной памяти срабатывает только один из восьми эмиттерных повторителей, следовательно, разрешается запуск ключей выборки в одном из двух адресных дешифраторов выбранного магнитного блока. [40]

Запоминающие ( связывающие элементы программируемых интегральных полупроводниковых постоянных ЗУ. [42]

Плавающий ( изолированный) затвор не имеет электрического подвода, он предназначен для хранения заряда. Селектирующий затвор подсоединен к одному из выходов дешифратора строк - горизонтальной линии, а сток - к вертикальной линии. В исходном состоянии отсутствует заряд на плавающем затворе ( состояние 1), транзистор имеет очень небольшое пороговое напряжение. Выбор элемента осуществляется путем подачи на селектирующий затвор выходного напряжения адресного дешифратора, при этом включается транзистор и через цепь сток - исток протекает значительный ток. В результате увеличивается пороговое напряжение, и подача на селектирующий затвор выходного напряжения дешифратора не включает этот транзистор. Сообщенное элементу состояние сохраняется сколь угодно долго. [43]

Страницы: 1 2 3 4