Адресный дешифратор

Cтраница 4

Помимо токов считывания 1Г, формируемых в каждой из 18 ферритовых матриц магнитного блока по разрядным шинам, для считывания информации по заданному адресу необходимо сформировать токи считывания 1Х по одной из 512 ( в двух полуматрицах) адресных шин. Это выполняется с помощью блоков предварительной адресной дешифрации и адресных дешифраторов ДША-А и ДША-В. В соответствии с кодом адреса, записанным в 8 - 15 - м разрядах регистра адреса, на выходе ПДШ-1 и ПДШ-2 появляются1 сигналы, которые подключают генераторы считывания к адресным дешифраторам. В отличие от разрядных токов считывания направление адресного тока считывания не зависит от значения адреса и одинаково во всех адресных дешифраторах. [46]

Простейшая матрица полупроводникового ЗУ. [47]

Такие микросхемы состоят из матриц запоминающих элементов и обслуживающих узлов. В качестве ЗЭ могут использоваться транзисторы, диоды, емкости в схемах на МОП-структурах и др. На рис. 9.10 показана возможная структура матрицы на биполярных транзисторах, занесение информации в которую осуществляется в процессе изготовления субсистемы по заказу потребителя. С-1 имеются низкие напряжения. Адресный дешифратор возбуждает одну из адресных линий, в результате на базы транзисторов поступает единичный сигнал. [48]

Микросхема К155РУ2 ( рис. 1.121) - высокоскоростное ОЗУ с емкостью 64 бит. Данные в ОЗУ можно записывать и считывать. При считывании информации из ОЗУ она не разрушается. Ячейки в памяти организованы в матрицу RAM ( рис. 1 121, а), имеющую 16 рядов и 4 колонки, что соответствует логической организации 16 слов по 4 бита каждое. Матрица снабжена адресным дешифратором DC, который принимает четырехразрядный код адреса А1 - А4 и выбирает с помощью одного из своих 16 выходов нужное четырехразрядное слово. Четыре буферных входа данных Dl - D4 снабжены входом разрешения записи WE Каждый выход данных Ql - Q4 имеет открытый коллектор, что упрошает соединение нескольких ОЗУ РУ2 в более сложные матрицы. Данные на выходах инвертированы относительно тех, которые записаны в памяти. [49]

По этим шинам производится дифференциально запись или считывание информации. В режиме хранения на шине АШ1 пониженный потенциал, переходы транзисторов база - эмиттер / закрыты и триггер образован на транзисторах с эмиттерами 2, в одном из которых проходит ток хранения. При выборке строки повышается потенциал на шине ALU1 и через переход база - эмиттер / открытого транзистора проходит ток считывания. Необходимое значение тока считывания обеспечивают генераторы тока, подключенные к шинам РШ. Вход выбора микросхемы CS ( рис. 6.22) обеспечивает нужный режим выборки ( считывания) или хранения ( записи) информации. Выборка информации осуществляется при подаче соответствующих адресных сигналов на дешифраторы ДШХ и ДШУ, в результате адресный дешифратор ДШХ выдает сигнал выборки в адресную шину, а разрядный дешифратор ДШУ - в разрядную шину и включает соответствующие усилители записи - считывания. [50]

Схема магнитного запоминающего блока ОЗУ ( EG 3200 - 1. [51]

В зависимости от комплектности ЭВМ таких блоков бывает несколько. В каждой матрице находится 32ХЮ24 сердечника. Каждая матрица разделена на две части и образует две полуматрицы. Конструктивно наборы полуматриц расположены по двум сторонам А и В магнитного блока. К магнитному блоку подходят 512 координатных шин, которые последовательно проходят через все разрядные матрицы. Эти шины объединены попарно и образуют 256 адресных шин выборки. Адресные шины выборки каждой из сторон А и В блока связаны с адресными дешифраторами ДША-А и ДША-В на 256 выходов каждый. [52]

Страницы: 1 2 3 4