Запоминающий массив

Cтраница 4

Запоминающий массив АЗУ так же, как и в адресном ЗУ, разделен на ячейки. [46]

При таком построении запоминающего массива все сердечники одного слова оказываются лежащими вдоль оси X, а сердечники одноименных разрядов всех слоев располагаются в секторе, определяемом разрядной группой линий Y. Если запоминающий массив на N слов имеет т линий X и в каждом разрядном секторе k линий Y, причем mk - N, то на каждой линии X располагаются сердечники всех разрядов k слов, а на каждой линии Y - одноименные разряды m слов. Поэтому по аналогии со структурой 2D и ЗУ типа 2 5.0 линии X называются словарными, а линии У - разрядными. [47]

При таком построении запоминающего массива все сердечники одного слова оказываются лежащими вдоль оси X, а сердечники одноименных разрядов всех слоев располагаются в секторе, определяемом разрядной группой линий Y. Если запоминающий массив на N слов имеет т линий X и в каждом разрядном секторе k линий Y, причем mk - N, то на каждой линии X располагаются сердечники всех разрядов k слов, а на каждой линии Y - одноименные разряды т слов. Поэтому по аналогии со структурой 2D в ЗУ типа 2 5D линии X называются словарными, а линии У - разрядными. [48]

Считывание информации из ОЗУ обычно осуществляется по адресному принципу. Каждой ячейке запоминающего массива приписывается номер, называемый адресом. Адреса всех ячеек памяти различны. Поэтому указание адреса ячейки позволяет однозначно определить номера соответствующих проводников, по которым должен пройти импульс тока, и осуществить считывание кода, хранящегося в указанной ячейке. Аналогично производится и занесение информации. Для указания адреса ячейки существует адресный регистр ЗУ, на который заносится код адреса нужной ячейки. [49]

Запоминающие устройства со структурой 2D представляют собой двумерные устройства, в сердечниках которых по одной оси х располагаются слова, а по другой оси у - - разряды этих слов. Устройство состоит из запоминающего массива, возбудителей шин слова, возбудителей записи разрядов и усилителей считывания. [50]

Запоминающие устройства со структурой 2D представляют собой двумерные устройства, в сердечниках которых по одной оси х располагаются слова, а по другой оси у - разряды этих слэв. Устройство состоит из запоминающего массива, возбудителей шин слова, возбудителей записи разрядов и усилителей считывания. [51]

Запоминающие устройства ( ЗУ) предназначены для записи, хранения и считывания ( выборки) цифровой информации. ЗУ включает в себя запоминающий массив ( накопитель), электронные устройства записи и считывания информации, содержащие дешифраторы адреса и усилители считывания. [52]

Для получения разнополярных сигналов считывания О и 1 в ЗУ со структурой 2D применяют два сердечника для хранения одной двоичной цифры. В результате общее количество сердечников в запоминающем массиве удваивается. При этом возможны различные схемы включения сердечников по отношению к обмоткам управления и считывания. В отличие от схемы рис. 4 - 8 каждая шина слова пронизывает в 2 раза большее количество сердечников и образует петлю. Одна ее часть пронизывает п сердечников в одном направлении, а другая часть петли проходит через дополнительный ряд п сердечников в противоположном направлении. [53]

Полупроводниковые ЗУ размещаются в стандартных корпусах интегральных микросхем. Число выводов ограничивают число слов и разрядов запоминающего массива интегральной микросхемы. Для получения ЗУ с большим числом разрядов и ( или) слов, чем в запоминающем массиве в корпусе схемы, применяются несколько корпусов. [54]

ЗУ с произвольным доступом - это устройство, для выбора информации из которого по любому адресу затрачивается одинаковое время. В таком ЗУ имеется автоматический доступ к любой ячейке запоминающего массива. [55]

Организация модуля ЗУПВ.| Зависимость емкости памяти от числа БИС в модуле. [56]

Логика интерфейса шины управляет направлением передач данных и адресов при обращениях к памяти. При записи в память данные с системной шины направляются в запоминающий массив. При считывании данные передаются в противоположном направлении. Модуль памяти является подчиненным и приказы в него инициируются ЦП и модулем ПДП. Память принимает адрес с шины, старшие биты полученного адреса направляются в логику управления для разрешения строки, а младшие биты подаются во все БИС памяти для выбора определенного слова в БИС разрешенной строки. [57]

Число выводов ограничивает число слов и разрядов запоминающего массива интегральной микросхемы. Для получения ЗУ с большим числом разрядов и ( или) слов, чем в запоминающем массиве в корпусе схемы, применяются несколько корпусов. [58]

Страницы: 1 2 3 4