Cтраница 3
Здесь пороговые напряжения обоих транзисторов приняты одинаковыми, что характерно для дискретных схем, в которых подложки можно соединять с истоками. [31]
Пороговые напряжения образования этих доменов приведены на рис. 5.27 в зависимости от частоты для гомеотропно ориентированных образцов НЖК с различной величиной Де ( от 0 1 до 6 5) и электропроводности. [33]
Пороговое напряжение Unop - входное напряжение, малые отклонения от которого в ту или другую сторону приводят к переходу уровня сигнала на выходе ЛЭ из 1 в 0 или обратно. [34]
![]() |
Передаточные характеристики элемента ДТЛ. [35] |
Пороговые напряжения схемы определяют следующим образом. [36]
![]() |
ТТЛ элемент с повышенной помехоустойчивостью. а - схема. б - характеристика вход-выход.| Эпюры изменения напряжений при переключении ТТЛ элемента. [37] |
Входное пороговое напряжение определяется в точке А, так как на участке АБ всякая помеха, пришедшая на вход, передастся на выход в инвертированном виде с той же амплитудой. [38]
Пороговое напряжение разрядного конденсатора емкостью 100 - 500 пФ разряжаемого на корпус испытуемого ЦТС через резистор сопротивлением 150 - 5000 Ом составляет 500 - 6000 В. [39]
Обычно пороговое напряжение нуль-индикатора значительно меньше измеряемого напряжения и рассматривается как погрешность. [40]
Пороговое напряжение типа Рк, ниже которого фиксируются только мгновенноупругие и высокоэластические деформации. [41]
![]() |
ЗЭ на МДП-транзисторах разной проводимости. [42] |
Пороговые напряжения открывания транзисторов подбирают таким образом, чтобы в одном плече триггера при открытом нижнем транзисторе верхний был закрыт и наоборот. Вследствие этого потребляемая мощность теоретически равна нулю, но вследствие токов утечки составляет доли мкВт / бкт. [43]
Пороговое напряжение логического элемента t / nop - входное напряжение, малые отклонения от которого в ту или другую сторону приводят к переходу логического элемента на его выходе из состояния 1 в состояние О или обратно. [44]
Пороговое напряжение незапрограммированной ячейки приблизительно равно 1 В. При этом хранение О соответствует состоянию транзистора с незаряженным плавающим затвором. При стирании информации фронт импульса стирания амплитудой 35 В прикладывается к истоку И, при этом управляющий затвор 3 заземляется, а сток С остается плавающим. [45]