Площадь - кристалл
Cтраница 3
Из выражения (5.21) следует, что уменьшение v приводит к минимизации площади кристалла БИС. [31]
Отсюда следует, что время выключения зависит от плотности тока или от площади кристалла и с увеличением последней уменьшается. Если влияние друг на друга двух тиристоров, составляющих сими-стор, сведено к минимуму, обеспечивающему управление структурой, то в пределе рабочая частота симистора может соответствовать рабочей частоте обычного тиристора. [32]
Поэтому все транзисторы схемы могут изготавливаться одинаково малыми, что дает экономию площади кристалла. Кроме того, в схеме нет сквозных токов через транзисторы, так как транзисторы Tj и Г2 не бывают включенными одновременно. [33]
При параллельной передаче информации в микроЭВМ многопроводные информационные шины занимают значительную часть площади кристалла, что приводит к уменьшению степени интеграции микросхем. В этом случае требуется большее число БИС. [34]
Повышение плотности компоновки или увеличение числа схемных элементов, размещаемых на единице площади кристалла, является одной из основных закономерностей эволюции ИМС. Этого достигают посредством уменьшения геометрических размеров и за счет функциональной интеграции. [35]
С точки зрения интеграции в интегральных ЗУ приходится идти на компромисс между площадью кристалла и процентом выхода годных. Для каждого уровня технологии существует некоторый оптимальный размер кристалла и соответствующая ему функциональная сложность схемы, при которых удельная стоимость хранения информации оказывается минимальной. Со временем оптимальный размер кристалла я уровень интеграции увеличиваются за счет совершенствования технологии. [36]
Однако использование в процессе синтеза топологии МДП-БИС типовых ячеек обычно приводит к увеличению площади кристалла по сравнению с БИС, топология которых синтезирована на уровне МДП-транзисторов и соединений между ними. [37]
 |
Способы совмещения элементов методом перевернутого кристалла. [38] |
Сила среза, как следует из формулы (4.3), тем больше / чем больше площадь кристалла. Поэтому увеличение площади кристалла вызывает трудности при микромонтаже. [39]
ИС ( или кристаллов) для комплекта ЭШ; Xi DiSKp, SKp - площадь кристалла, Di - средняя плотность дефектов, вызывающих брак на i - й операции литографического процесса. Приведенные выражения позволяют для заданного значения выхода годных и определенной площади кристалла определить допустимую плотность дефектов на шаблоне и установить критерий контроля качества шаблонов. [40]
 |
Принципиальная ( а и структурная ( б схемы симметричного статического СТ-ЭП. [41] |
Современные алгоритмы автоматизации разработки топологии [23, 24], как правило, не удовлетворяют критерию минимизации площади кристалла, который является основным для БИС памяти. В частности, в них не предусматривается возможность эффективного совмещения связанных областей отдельных компонентов, которое приводит к образованию новых функциональных приборов, обладающих по сравнению с отдельным транзистором большей функциональной сложностью. Такие проблемы особенно характерны для биполярных структур. [42]
В качестве критериев оптимизации при решении этой задачи, как правило, используются минимизация площади кристалла, минимизация суммарной длины соединений между микроэлементами, а также минимизация числа пересечений этих соединений и числа слоев коммутации. [43]
 |
Функционально-интегрированный элемент типа РКТ. [44] |
Использование данного способа функциональной интеграции ( особенно при построении маломощных ИМС) дает значительную экономию площади кристалла, позволяет в широких пределах варьировать мощность, потребляемую схемой, путем изменения толщины и удельного сопротивления коллекторной области. Для увеличения сопротивления эпитакси-альных коллекторных слоев используют пережатие эпитаксиальной области, где размещается резистор, с помощью скрытых или диффузионных поверхностных слоев, тип электропроводности которых противоположен типу электропроводности эпитаксиальной пленки. Такую структуру применяют для создания схем на ЭПЛ. На рис. 3.23 показана топология триггерной схемы, выполненной в одном изолированном кармане / г-типа электропроводности на тг-р-п-транзисторах. Создание такой структуры стало возможным благодаря использованию в качестве резистивных слоев участков эпитаксиальной пленки пережатых скрытым р - слоем и поверхностным диффузионным слоем. [45]
Страницы: 1 2 3 4 5