Схема - логический элемент
Cтраница 1
 |
Схематическое обозначение логического элемента типа И. [1] |
Схемы логических элементов могут быть выполнены на электромагнитных рели, полупроводниковых диодах, тргшгшгторах. [2]
Схема логического элемента с тремя состояниями на выходе приведена на рис. 5.17. Ток короткого замыкания элемента при С / и 5 В равен 1 0 мА при логическом нуле на выходе и 6 мА при логической единице на выходе. [3]
Схема логического элемента с тремя состояниями на выходе приведена на рис. 5.17. Ток короткого замыкания элемента при С7П 5 В равен 10 мА при логическом нуле на выходе и 6 мА при логической единице на выходе. Схема подключения нагрузки показана на рис. 5.17 и соответствует положению II переключателя на выходе элемента. Сопротивления закрытых каналов считать бесконечно большими. [4]
Схема логического элемента с тремя состояниями на выходе приведена на рис. 5.17. На входы ЛЭ подаются сигналы в соответствии с рис. 5.18. Ток короткого замыкания элемента при [ 7П 10 В равен 25 мА при логическом нуле на выходе и 20 мА при логической единице на выходе. [5]
Схема логического элемента с тремя состояниями на выходе приведена на рис. 5.17. На входы ЛЭ подаются сигналы в соответствии с рис. 5.19. Сопротивления открытых каналов каждого из транзисторов Т1, Т2, ТЗ и Т4 равны 400 Ом. Схема подключения нагрузки показана на рис. 5 Л 7 и соответствует положению III переключателя на выходе элемента. [6]
 |
Схема логического элемента ИЛИ. [7] |
Схема логического элемента И выполняется также на полупроводниковых триодах. При этом осуществляется не только операция логического умножения, но и усиление управляющего сигнала. [8]
 |
Схема логического элемента ЗАПРЕТ. [9] |
Схема логического элемента, выполняющего операцию запрет, имеет два входа и один выход. На один вход подается основной сигнал А, на другой - блокирующий сигнал В. [10]
Схемы логических элементов на рис. 23 и 24 потребляют электрическую мощность не только при переключении, но и в нерабочем состоянии. Если, к примеру, напряжение между эмиттером и коллектором составляет несколько вольт, то потребление мощности в несколько милливатт на схему логических элементов намного превышает потребление мощности на транзисторе, равное, как мы заметили в предыдущей главе, нескольким микроваттам. Время задержки между подачей импульсов напряжения на входы схемы логических элементов и появлением обработанных импульсов на выходе превышает время задержки отдельно взятого транзистора. В частности, оно зависит от того, насколько быстро может быть передано напряжение между отдельными транзисторами внутри схемы. Необходимое для этого время определяется сопротивлением и емкостью схемных элементов и соединений. Для этого требуется взаимное согласование входных и выходных напряжений и сопротивлений логических элементов. Как правило, в связи с этим возникает необходимость использования дополнительных резисторов и транзисторов. Быстродействующие схемы логических элементов должны обладать наименьшим возможным сопротивлением и малой емкостью. С уменьшением сопротивления автоматически возрастает потребление мощности. Это значит, что между временем задержки и потреблением мощности существует обратная зависимость. Следовательно, появляется возможность варьирования в определенных пределах таких параметров схемы, как время задержки и потребление мощности. [11]
Схема логического элемента И, показанная на рис. 3 - 21 6, действует точно таким же образом, что и схема ИЛИ. [12]
 |
Схемы базовых элементов И - НЕ ( а и ИЛИ - НЕ ( б на транзисторах одного типа проводимости. [13] |
Схемы логических элементов на транзисторах с разным типом проводимости строятся на базе соответствующего инвертора. [14]
 |
Применение логического элемента И-ИЛИ-НЕ в качестве элемента 3 И - НЕ либо 3 ИЛИ-НЕ.| Принципиальная схема расширителя по ИЛИ ( микросхема К155ЛД1. [15] |
Страницы: 1 2 3 4 5