Нагрузочный транзистор
Cтраница 3
В инверторе с одним источником питания нагрузочный транзистор является нелинейной квадратичной нагрузкой. При этом транзистор Т2 работает в пологой области в. [32]
Логические схемы на дополняющих МДП-транзисторах с нагрузочным транзистором являются одной из перспективных областей разработки интегральных схем. [33]
Для определенности будем считать, что число управляющих и нагрузочных транзисторов равно четырем. [34]
Последнее объясняется тем, что в это время нагрузочные транзисторы Тг закрыты, токи через открытые транзисторы 7 и, следовательно, падения напряжения на них очень малы. [35]
Для сведения к минимуму мощности рассеяния в режиме хранения нагрузочные транзисторы должны иметь максимально возможное сопротивление. При этом ток / 0, определяемый выражением ( 3 - 16), должен удовлетворять двум условиям. [36]
Отдельные выводы стока транзисторов сброса, истока и затворов нагрузочных транзисторов обоих каскадов каждого выходного устройства позволяют осуществить выбор оптимальной рабочей точки схемы и свести к минимуму распространение выходных сигналов по регистрам. [37]
 |
Схема соединения базовых инверторов на БТ. [38] |
БТ настолько мало, что его недостаточно для открывания нагрузочных транзисторов, базы которых подсоединены к коллектору этого транзистора. Кроме того, в режиме отсечки коллекторный ток БТ практически равен нулю. Эти два свойства БТ делают возможной работу в ключевом режиме, когда насыщенный управляющий транзистор закрывает нагрузочные транзисторы и, наоборот, когда управляющий транзистор в режиме отсечки открывает нагрузочные БТ. Большое различие в значениях коллекторных токов в открытом и закрытом состояниях оказывается достаточным для создания на нагрузке необходимого перепада логических уровней. [39]
Выходное утройство содержит двухкаскадный истоковый повторитель, транзистор сброса и нагрузочный транзистор, затвор которого ( вывод 7) позволяет регулировать на нем напряжения и менять усиление. Входное устройство имеет 2 затвора, позволяющие использовать ИС в режиме линии задержки с линейной характеристикой, и входной диод. [40]
К недостаткам линии рис. 3.31 следует отнести сравнительно большие размеры нагрузочного транзистора, что затрудняет изготовление сложных интегральных схем такого типа, а также относительно большие мощности, потребляемые линией. [41]
 |
Схема проводного И с развязкой входных цепей.| Характеристики Увы инвертора. [42] |
При этом в коллекторной цепи открывающегося транзистора протекают токи всех нагрузочных транзисторов. [43]
Это объясняется тем, что для обеспечения начальной проводимости канала нагрузочного транзистора необходимо создать падение напряжения на нагрузке ( затвор-исток), которое примерно равно пороговому напряжению. [44]
При втором варианте ( рис. 3.7, б) затвор нагрузочного транзистора подключается непосредственно к источнику питания. В инверторе с источником смещения нагрузочный транзистор Г2 представляет собой квазилинейную нагрузку. [45]
Страницы: 1 2 3 4 5