Cтраница 2
Схемы с насыщенными транзисторами, естественно, обладают меньшим быстродействием из-за увеличения ta выкл, вызванного рассасыванием избыточного заряда базы. [16]
![]() |
Входная характеристика биполярного транзистора. [17] |
Действительно, сопротивление насыщенного транзистора мало по сравнению с сопротивлением коллекторной цепи RK, поэтому ток / к не зависит от входного сигнала. [18]
Остаточное напряжение UOCT насыщенного транзистора не превышает десятых долей вольта. Поэтому можно считать, что все напряжение питания приложено к обмотке трансформатора шк. Отсюда вытекает ряд важных количественных соотношений. [19]
Напряжения между электродами насыщенного транзистора очень малы, поэтому на схеме такой транзистор превращается в точку ( узел), что сильно упрощает эквивалентные схемы и расчетные соотношения. [20]
Напряжения на электродах открытых насыщенных транзисторов С / кэ1, U K32, U i, бэ2 обычно по абсолютной величине не превышают 0 2 - 0 3 в у германиевых сплавных и 0 7 - 1 2 в у кремниевых транзисторов. [21]
Диод запуска при насыщенном транзисторе 7 открыт, а Т2 - закрыт. Конденсатор С в исходном состоянии разряжен. [23]
![]() |
Схема замещения блокинг-генератора на время формирования импульса ( а и ее приведенная схема замещения ( 6. [24] |
На время формирования импульса насыщенный транзистор можно заменить перемычкой, и в результате схема замещения примет вид, показанный на рис. 32.8 а. На этой схеме замещения введены следующие обозначения: / ц - ток намагничивания трансформатора, / к - ток коллектора транзистора VT, i a - приведенный ток нагрузки, if, - приведенный ток базы, L, - индуктивность намагничивания. [25]
Определим сначала потенциал эмиттера насыщенного транзистора. [26]
![]() |
Схема логического элемента НСТЛ.| Микросхема РТЛ. [27] |
Так как потенциал коллектора насыщенного транзистора ( UK3a 0 1 В) значительно меньше напряжения отпирания [ 1 / отт % 0 7 ч - 0 8 В), то подключенные к выходу последующие транзисторы сказываются в закрытом состоянии. [28]
![]() |
Модифицированные варианты интегральных ячеек ДТЛ.| Усовершенствованные варианты выходных цепей ячейки ДТЛ. [29] |
Увеличение тока цепи базы насыщенного транзистора 7 создает в нем повышенный избыточный заряд, что увеличивает время рассасывания заряда. [30]