Прямой выход - триггер
Cтраница 1
Прямой выход триггера подключен к выходному каскаду, а инверсный через адресный формирователь обратной связи - к матрице. Логические выходы по желанию пользователя могут быть использованы как входы. При этом выход переводится в третье состояние; управление третьим состоянием осуществляется специальным термом в матрице. Имеется защита от несанкционированного доступа информации. В структуре ПЛМ имеется запоминающий элемент - регистр, осуществляющий хранение и синхронный ввод / вывод обрабатываемой информации. Программирование ПЛМ осуществляется пережиганием плавких перемычек ( целой перемычке соответствует состояние лог. Запись информации производится на стандартных программаторах составлением таблицы программирования поля матрицы И. ИС применяются в системах управления, в дисплеях, для диспетчеризации памяти в персональных ЭВМ, для микропрограммирования, для карт адресов памяти, в системах секретного кодирования. [1]
 |
Логическая структура ( а, условное изображение ( 6 и таблица состояний асинхронного RS-триггера на элементах И-НЕ. [2] |
С прямого выхода триггера снимается положительный импульс требуемой длительности. [3]
 |
Принципиальная схема модуля синхронизации и задающего генератора строчной развертки МЗ-1. [4] |
С прямого выхода триггера Т2 ( D1 / 9) через AS5 / 17 и AS8 / 8 подается управляющее напряжение для включения устройства режекции под-несущих; с вывода 3 микросхемы D2 ( AS5) через AS5 / 9 и AS8 / 10 поступают импульсы управления настройкой режекторного фильтра. [5]
 |
Принципиальная схема дешифратора. [6] |
Высокий потенциал с прямого выхода триггера Tt не шунтируется, и 1 проходит на выход; у триггеров Г и Т2 высоким потенциалом обладают инверсные выходы с 0, и диоды их также не шунтируют; триггер Т1 выдает сигнал 1 на прямом выходе, и диод не замыкает его накоротко. В то же время на всех других шинах 0 - 8 сигналы с прямых и обратных выходов триггеров не проходят, так как в их цепях имеется хотя бы по одному шунтирующему диоду. [7]
 |
Схема суммирующего счетчика. [8] |
Для формирования двоичного суммирующего счетчика производят соединение прямого выхода триггера младшего разряда со счетным входом триггера следующего разряда; на счетный Та б лица 4.7 вход триггера младшего разряда подают входные импульсы ХСч. Состояния триггеров четырехразрядного счетчика ( рис. 4.16) после воздействия серии входных импульсов приведены в табл. 4.7. При исходном состоянии 0000 после 15 импульсов счетчик приходит в состояние 1111, 16 - й импульс переводит его в исходное положение. [9]
Таким образом, значение сигнала Q на прямом выходе триггера совпадает. [10]
Если число импульсов четное, то на прямом выходе триггера Т записывается сигнал 0, который, инвертируясь в элементе Я. С приходом первого контрольного символа mi - 1 он проходит через элементы Hi, ИЛИ. [11]
Иными словами, если вывод 14 управляется с прямого выхода триггера, то вывод 2 должен быть подключен к инверсному выходу того же триггера. [12]
А, В, С будут переданы на выходы с прямых выходов триггеров в прямом коде. [13]
 |
Реверсивный счетчик с последовательным переносом. [14] |
Соответственно на схему формирования переноса разрешается прохождение сигнала либо с прямого выхода триггера, либо с инверсного. [15]
Страницы: 1 2 3 4 5