Прямой выход - триггер - Большая Энциклопедия Нефти и Газа, статья, страница 3
Если существует искусственный интеллект, значит, должна существовать и искусственная тупость. Законы Мерфи (еще...)

Прямой выход - триггер

Cтраница 3


31 Передняя панель автомата Экзаменатор-3 96. [31]

После нажатия на кнопку Сброс обнуляются счетчики правильных ответов СТЗ и попыток СТ4, счетчики измерителя времени. Высокий уровень с прямого выхода триггера запускает задающий генератор, и счетчик СТ1 многократно переполняется.  [32]

УСО измерительной подсистемы типа Пр ( / - - Л7) состоит из тактируемого R - 5-триггера, у которого установочный вход соединен с шиной СБРОС, а тактовый вход с источником измерительной информации. Фиксируя импульсы с прямого выхода триггера и выполняя в течении периода Тх операции инкримента В - ( В) над регистром В МП, удается программным путем реализовать на основе МП классический счетно-импульсный метод преобразования временного интервала в код.  [33]

Перепад напряжения на входе С счетчика СТ2 увеличивает на 1 код на его выходе, и очко получает второй играющий. Высокий уровень с прямого выхода триггера ТЗ снимает блокировку с формирователя F3, разрешая выполнение подачи первым играющим.  [34]

Основу счетного регистра составляет цепочка последовательно соединенных триггеров, в которой каждый последующий каскад запускается от предыдущего только в момент перехода триггера из состояния 1 в состояние О. Рассмотрим изменение потенциала на прямом выходе триггера Q при записи 1 и О. Нулевому состоянию триггера, как было 8.1. выше обусловлено ( см. гл.  [35]

36 Структурная схема микросхемы УВХ типа КР1100СК2.| Типовая схема включения УВХ КР1100СК2 ( а, зависимость времени выборки от емкости хранения ( б и зависимость напряжения переноса заряда от емкости хранения ( в. [36]

Коммутатор содержит четыре ключа SI... Иначе говоря, если вывод 14 управляется с прямого выхода триггера, то вывод 2 должен быть подключен к инверсному выводу того же триггера.  [37]

38 Кольцевой счетчик. [38]

Для представления чисел в счетчиках используются в основном двоичная, десятичная и двоично-десятичная системы счислений. При применении двоичной системы счисления логические уровни на прямых выходах триггеров определяют цифры двоичных разрядов числа. В этом случае каждый разряд числа в счетчике обеспечивается определенным состоянием одного триггера. Максимальное число импульсов, которое может быть записано, составляет N 2 - 1, где и - число разрядов ( число триггеров) в счетчике.  [39]

40 Реверсивный счетчик с параллельным переносом. [40]

Первого элемента, формирующего перенос, в каждом разряде включается сборка ИЛИ из двух многовходовых схем И. При этом на первую схему И заводятся сигналы с прямых выходов триггеров данного и всех предыдущих разрядов, а на вторую - с инверсных выходов.  [41]

На каждую схему И заводится либо входной сигнал, либо сигнал переноса из предыдущего разряда. Кроме того, на первую схему И заводятся сигналы с прямого выхода триггера и разрешения сложения, а на вторую - сигналы с инверсного выхода триггера и разрешения вычитания. Таким образом, по цепи переноса на вход следующего разряда поступает либо единица переноса - при сложении, либо единица заема - при вычитании.  [42]

Для представления чисел в счетчике могут использоваться двоичная или десятичная системы счисления. При использовании двоичной системы состояния триггеров и соответствующие им уровни на прямых выходах триггеров определяют цифры двоичных разрядов числа.  [43]

Значение S 0 еще через т вызывает появление значения Q 1 на прямом выходе триггера. Однако на инверсном выходе триггера пока сохраняется значение 1Q 1, ибо значение R 1 будет получено через т от того момента, когда S приняло единичное значение.  [44]

Считывание кадра В из ЭПП1 производится в том случае, если на прямом выходе триггера Т1 буферной памяти появляется сигнал 1, который информирует блок доступа о том, что буферная память имеет кадр С, готовый для передачи. Считывание кадра А из ЭПП2 производится в том случае, если на прямом выходе триггера Т1 буферной памяти появляется сигнал 0, который информирует блок доступа о том, что в буферной памяти нет кадра для передачи в моноканал и блок доступа в данный момент времени пассивен. Сигнал триггера Т1 инвертируется элементом НЕ1 в состояние 1 и разрешает считывание кадра А из ЭПП2 в соответствующий разряд регистра РЗ блока управления передачей.  [45]



Страницы:      1    2    3    4    5