Прямой выход - триггер
Cтраница 2
Знаковый разряд числа на выходе в любом случае определяется состоянием прямого выхода триггера знака. [16]
Под вклсченным состоянием RS - триггера будем понимать состояние, при котором прямой выход триггера имеет единичное значение. [17]
Считывание кадра В из ЭПП1 производится в том случае, если на прямом выходе триггера Т1 буферной памяти появляется сигнал 1, который информирует блок доступа о том, что буферная память имеет кадр С, готовый для передачи. Считывание кадра А из ЭПП2 производится в том случае, если на прямом выходе триггера Т1 буферной памяти появляется сигнал 0, который информирует блок доступа о том, что в буферной памяти нет кадра для передачи в моноканал и блок доступа в данный момент времени пассивен. Сигнал триггера Т1 инвертируется элементом НЕ1 в состояние 1 и разрешает считывание кадра А из ЭПП2 в соответствующий разряд регистра РЗ блока управления передачей. [18]
Считывание кадра В из ЭПГП производится в том случае, если на прямом выходе триггера Т1 буферной памяти появляется сигнал 1, который информирует блок доступа о том, что буферная память имеет кадр С, готовый для передачи. Считывание кадра А из ЭПГ12 производится в том случае, если на прямом выходе триггера Т1 буферной памяти появляется сигнал 0, который информирует блок доступа о том, что в буферной памяти нет кадра для передачи в моноканал и блок доступа в данный момент времени пассивен. Сигнал триггера Т1 инвертируется элементом НЕ1 в состояние 1 и разрешает считывание кадра А из ЭП112 в соответствующий разряд регистра РЗ блока управления передачей. [19]
Почему сигнал разрядного переноса в сумматоре с последовательным переносом формируется от отрицательного перепада напряжения на прямом выходе триггера суммы. [20]
 |
Схема регистра памяти. [21] |
При считывании информации подается импульс в виде сигнала 1 на шинку Считывание, вследствие чего на выходах элементов И, связанных входами с прямыми выходами триггеров, появляются сигналы, соответствующие состоянию триггеров. [22]
В соответствии с указанным для примера двоичным кодом младший ( первый) разряд kj последовательного кода Хемминга mlmz fc4 m3 k3 k2 k 1010101 в виде 1 на прямом выходе триггера ST1 через микросхему DX8 по импульсному сигналу с выхода 1 распределителя, поступающему на вход 2 DX8, и через микросхемы DW4 и DW5 ( ИЛИ) поступает на выход преобразователя. Второй k2 разряд преобразуемого двоичного кода 1101 нулевой, поэтому 0 и на прямом выходе ST2 и при поступлении на вход DX7 импульса с выхода 2 распределителя в выходную цепь преобразователя ничего не поступает. Единица третьего k3 разряда с прямого выхода ST3 по импульсному сигналу с выхода 3 распределителя проходит через микросхемы DX6, DW4 и DW5 на выход преобразователя. [23]
В соответствии с указанным для примера двоичным кодом младший ( первый) разряд k последовательного кода Хемминга m, m2, &4 k3, m3 k2, 1010101 в виде 1 на прямом выходе триггера ST1 через микросхему DX8 по импульсному сигналу с выхода 1 распределителя, поступающему на вход 2 DX8, и через микросхемы DW4u DW5 поступает на выход преобразователя. Второй k2 разряд преобразуемого двоичного кода 1101 нулевой, поэтому 0 и на прямом выходе ST2, и при поступлении на вход DX7 импульса с выхода 2 распределителя в выходную цепь преобразователя ничего не поступает. Единица третьего &3 разряда с прямого выхода ST3 по импульсному сигналу с выхода 3 распределителя проходит через микросхемы DX6, DW4 и DW5 на выход преобразователя. Следующий, четвертый, символ кода Хемминга т3 - контрольный. Контрольные символы определяются состоянием триггеров ST5 - ST7 со счетными входами Т, реализующими совместно с микросхемами DW1 - DW3 сложение по модулю 2 информационных символов. [24]
При повышении напряжения вследствие снижения потребляемой реактивной мощности формируется дискретный сигнал / 01К ( см. рис. 7.20) и секции БК аналогично отключаются, начиная с третьей секции: благодаря логической единице, поступающей с прямого выхода триггера ST3 на нижний вход элемента DX6, первый импульс Цтк проходит только через него и переключает триггер ST3 в нулевое ( по прямому выходу) положение; исполнительный элемент ИЭЗ отключает третью секцию. При этом единица с инверсного выхода ST3, поступая на нижний вход DX4, подготавливает прохождение через него второго импульса UOTK, переключающего ST2 и отключающего вторую секцию. [25]
При повышении напряжения вследствие снижения потребляемой реактивной мощности формируется дискретный сигнал [ / отк ( см. рис. 7.20) и секции EiK аналогично отключаются, начиная с третьей секции: благодаря логической единице, поступающей с прямого выхода триггера ST3 на нижний вход элемента DX6, первый импульс L OIK проходит только через него и переключает триггер ST3 в нулевое ( по прямому выходу) положение; исполнительный элемент ИЭЗ отключает третью секцию. При этом единица с инверсного выхода ST3, поступая на нижний вход DX4, подготавливает прохождение через него второго импульса 1 / отк. [26]
 |
Принципиальная схема узла управления лошадью. [27] |
При включении приставки с узла положения лошади ( см. рис. 74) в формирователь приходит сигнал установки Уст. С прямых выходов триггеров счетчика сигналы подаются на один из входов устройства сравнения. [28]
На его инверсном выходе нулевой потенциал и транзистор Т2, на базу которого этот потенциал поступает, закрыт. На прямом выходе триггера высокое напряжение, которое поступая на вход транзистора Г, удерживает его в открытом ( насыщенном) состоянии. Если триггер в состоянии 0, закрыт транзистор Tlt через открытый транзистор Т2 в аттенюатор сопротивлений поступает нулевое напряжение. [29]
Прямоугольные импульсы с коллектора транзистора VT1 поступают на вход Зтриг-гера DD1 1, что приводит к переключению его в единичное состояние. На прямом выходе триггера устанавливается высокий уровень. Последующие импульсы, поступающие с коллектора VT1 на вход Sтриггера, уже не изменяют его состояние. [30]
Страницы: 1 2 3 4 5